90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
SOI基板上にFBC(Floating Body Cell)とよぶメモリセルを用いて90nm CMOSコンパチの128Mb SOI DRAMを試作し良好な結果を得た.フルファンクションと良好なリテンション特性を得るためにウェル構造の最適化を行い,配線抵抗増大による信号劣化を抑えるためにソース線とビット線にCu配線を採用した.
- 社団法人電子情報通信学会の論文
- 2006-04-06
著者
-
青木 伸俊
(株)東芝セミコンダクター社SoC研究開発センター
-
初田 幸輔
株式会社東芝セミコンダクター社半導体研究開発センター
-
浜本 毅司
(株)東芝セミコンダクター社
-
篠 智彰
(株)東芝マイクロエレクトロニクス研究所
-
谷本 弘吉
(株)東芝研究開発センターデバイスプロセス開発センター
-
初田 幸輔
(株)東芝セミコンダクター社soc研究開発センター
-
中島 博臣
(株)東芝セミコンダクター社SoC研究開発センター
-
南 良博
(株)東芝セミコンダクター社SoC研究開発センター
-
坂本 篤史
東芝情報システム(株)
-
東 知輝
東芝マイクロエレクトロニクス(株)
-
楠 直樹
(株)東芝セミコンダクター社SoC研究開発センター
-
藤田 勝之
(株)東芝セミコンダクター社SoC研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社SoC研究開発センター
-
森門 六月生
(株)東芝セミコンダクター社SoC研究開発センター
-
井納 和美
(株)東芝セミコンダクター社SoC研究開発センター
-
仁田山 晃寛
(株)東芝セミコンダクター社SoC研究開発センター
-
仁田山 晃寛
(株)東芝 セミコンダクター社 半導体研究開発センター
-
仁田山 晃寛
(株)東芝 セミコンダクター社
-
青木 伸俊
(株)東芝研究開発センターデバイスプロセス開発センター
-
青木 伸俊
マイクロエレクトロニクス研
-
青木 伸俊
(株)東芝soc開発センター
-
篠 智彰
(株)東芝セミコンダクター社半導体研究開発センター
-
青木 伸俊
東芝セミコンダクター社半導体研究開発センター
-
大澤 隆
(株)東芝セミコンダクター社半導体研究開発センター
-
藤田 勝之
Center For Semiconductor R&d Toshiba Corporation
-
楠 直樹
(株)東芝セミコンダクター社半導体研究開発センター
-
中島 博臣
(株)東芝セミコンダクター社半導体研究開発センター
-
大澤 隆
(株)東芝 セミコンダクター社 半導体研究開発センター
-
南 良博
(株)東芝セミコンダクター社半導体研究開発センター
-
篠 智彰
(株)東芝セミコンダクター社soc研究開発センター
-
谷本 弘吉
(株)東芝セミコンダクター社soc研究開発センター
-
篠 智彰
(株)東芝 研究開発センター 先端半導体デバイス研究所
関連論文
- FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 微細金属配線における抵抗率のサイズ効果予測のためのモンテカルロ・シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 大容量Chain-FeRAM用高信頼微細キャパシタプロセス技術(不揮発性メモリ及び関連プロセス一般)
- 1GビットDRAM用トレンチ・セル技術
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- 26aYL-3 第一原理計算によるSi結晶中のB_2クラスターの振動モード解析
- 31a-ZA-13 Si中の不純物による共鳴振動モードの第一原理的研究
- SCM測定のシミュレーション解析
- 8a-S-10 第一原理計算によるSi中のBクラスターのRaman及びIRスペクトルの研究
- 31a-E-2 第一原理計算によるSi中のB_クラスターの研究III
- 第一原理計算によるSi中のB_クラスターの研究II
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- SiON pMOSFETに対するNBTI劣化のモデリング(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 32nmノード以降に向けたFinFET SRAMセルのDC特性ばらつき(IEDM(先端CMOSデバイス・プロセス技術))
- CT-1-3 22nm世代に向けたFinFET SRAM技術(CT-1.10nm世代に向けた新LSI技術,チュートリアル講演,ソサイエティ企画)
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SON-MOSFETの作製とULSIへの応用
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- 3a-M-9 第一原理計算によるSi中のB_クラスターの研究
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 濃度勾配法による量子効果を導入したデバイス・シミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- 任意形状のゲート電極におけるFNトンネル電流のシミュレーション
- MRAMの最新動向とクランプ参照方式と最適参照方式を搭載した64メガビットMRAM(新材料メモリ,メモリ(DRAM, SRAM,フラッシュ,新規メモリ)技術)
- 256Mb DRAMのためのNAND型セル技術
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析(IEDM特集(先端CMOSデバイス・プロセス技術))
- 三次元NANDフラッシュメモリに最適な縦型アレイデバイス開発(IEDM(先端CMOSデバイス・プロセス技術))
- SOI上に形成された1Tゲインセル(FBC)を使ったメモリ設計 : 4F^2サイズの新原理メモリセルの提案
- 超高密度を実現する三次元フラッシュメモリー
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- FBCを用いた333MHzランダムサイクルDRAM(プロセッサ, DSP, 画像処理技術及び一般)
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 低ビットコストで大容量な3次元構造のNAND型フラッシュメモリ (特集 ナノテクノロジー)
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 6.揮発性半導体メモリ(大容量化が進むストレージ技術)
- 27aYG-6 第一原理計算によるSi中のNのAs活性化への影響予測(化合物・輸送・アモルファス・不純物)(領域4)
- 29aZK-1 第一原理計算による Si 結晶中の In 不活性化機構解析と制御
- 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
- 耐圧計算における物理モデルの検討
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- TCADを構成するプロセスシミュレータの開発期間短縮手法の提案 : 標準ライブラリの開発とそれを用いた汎用プロセスシミュレータ
- 酸化工程における中低濃度Pの拡散シミュレーション
- N_2アニールにおけるAsの拡散・活性化シミュレーション
- 対拡散モデルを用いた高濃度ホウ素の拡散シミュレーション : 高速計算手法とシミュレーション精度
- 単一FETセルを用いたSOI DRAM
- 走査型拡がり抵抗顕微鏡(SSRM)を用いたソース・ドレインにおける高分解能イメージング及び高精度プロービング解析