基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
スポンサーリンク
概要
- 論文の詳細を見る
携帯情報機器等に使用されるLSIの消費電力を性能を落とす事無く大幅に低減するために, 新しい基板電位制御SOI技術を提案した. 具体的には負荷容量に応じた最適設計手法及び広い電源電圧範囲での安定動作のための昇圧型接地電位方式を開発した. この技術の有効性を確認するため32ビットALUを設計試作し, 0.5Vと極めて低電圧で従来のバルク型とほぼ同等の性能が得られた.
- 社団法人電子情報通信学会の論文
- 1997-06-20
著者
-
布施 常明
(株)東芝 ULSI研究所
-
大脇 幸人
(株)東芝 ULSI研究所
-
鴨志田 昌弘
(株)東芝SoC研究開発センター
-
大脇 幸人
株式会社東芝セミコンダクター社
-
鴨志田 昌弘
株式会社東芝セミコンダクター社
-
渡辺 重佳
(株)東芝技術企画室
-
大内 和則
(株)東芝 研究開発センター ULSI研究所
-
篠 智彰
(株)東芝マイクロエレクトロニクス研究所
-
太田 雅子
東芝セミコンダクター社
-
真鍋 宗平
(株)東芝 ULSI研究所
-
吉田 尊
(株)東芝研究開発センターマイクロエレクトロニクス技術研究所
-
渡辺 重佳
(株)東芝 セミコンダクター社
-
山田 敬
(株)東芝セミコンダクター社soc研究開発センター
-
川中 繁
株式会社東芝セミコンダクター社半導体研究開発センター
-
吉田 晋一
(株)東芝研究開発センターマイクロエレクトロニクス技術研究所
-
川中 繁
(株)東芝 セミコンダクター社 半導体研究開発センター
-
吉見 信
(株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
寺内 衛
東芝研究開発センター先端半導体デバイス研究所
-
太田 雅子
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
寺内 衛
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
松原 玄宗
(株)東芝研究開発センターマイクロエレクトロニクス技術研究所
-
篠 智彰
(株)東芝セミコンダクター社半導体研究開発センター
-
大脇 幸人
(株)東芝soc研究開発センター
-
大脇 幸人
(株)東芝 セミコンダクター社
-
真鍋 宗平
(株)東芝研究開発センター先端半導体デバイス研究所
-
松原 玄宗
(株)東芝システムlsi技術研究所
-
吉見 信
SOITEC Asia
-
川中 繁
東芝 システムLSI開発センター
-
布施 常明
東芝セミコンダクター社
-
吉見 信
東芝 Soc研開セ
-
大内 和則
(株)東芝研究開発センター先端半導体デバイス研究所
-
渡辺 重佳
(株)東芝 Ulsi研究所
-
篠 智彰
(株)東芝セミコンダクター社soc研究開発センター
-
鴨志田 昌弘
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
山田 敬
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
篠 智彰
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
吉田 晋一
(株)東芝 研究開発センター 先端半導体デバイス研究所
関連論文
- 高速アナログ/ディジタル回路用高精度疑似飽和BJTモデル
- A 32Mb Chain FeRAM with Segment Stitch Array Architecture
- 8Mb Chain Ferroelectric Memory〔和文〕 (特集 メモリ・混載メモリ及びIC一般)
- 1トランジスタ/1キャパシタ型及びGAINセル型Chain FRAMの設計法
- 高速不揮発性メモリChain FRAMの設計法
- 高速、高密度Chain FRAMの設計
- 大容量・高バンド幅DRAMを実現する電源ノイズ低減法
- クロスポイント型セルに対応した2層ビット線構造をもつDRAM array
- 1GビットDRAM用トレンチ・セル技術
- 低消費電力DRAMを実現する1/4 Vccビット線振幅方式
- SGTトランジスタを用いたギガビットDRAMの設計
- 超低スタンドバイ電流DRAMの検討
- プリプロセス形CCDイメージセンサ : 画素加算形1/3インチ16万画素CCD撮像素子 : 情報入力
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- 高速、低消費電力、高信頼ULSIの設計手法
- セル面積 0.29μm^2 を実現したトレンチ型 DRAM セル技術
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SCM測定のシミュレーション解析
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 高速低消費電力SOI技術 (特集 先端半導体デバイス技術)
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- LSIの消費電力を従来の1/100に低減できるSOI回路技術
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- SOI集積回路に対する基板浮遊効果の影響
- C-11-2 TIS を用いたバッファ回路の設計法とその DRAM への適用検討
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- コンディショナルクロッキングF/Fの低電力H.264/MPEG-4オーディオ/ビデオコーデックへの応用(回路技術(一般, 超高速・低電力・高機能を目指した新アーキテクチャ))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- SCM測定のシミュレーション解析
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位オーバーバイアス方式を用いた0.5V動作サブ0.1um高速低消費電力技術
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 微細MOSFETのリーク電流を考慮したシステムLSIの高速低消費電力設計法の検討
- 微細MOSFETのゲートリーク電流の低消費電力用2電源方式に及ぼす影響に関する検討
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 256Mb DRAMのためのNAND型セル技術
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- 5-7 2/3イン200万画素スタックCCDの固定パターン雑音の低減
- 27-1 2/3インチ200万画素スタックCCD実験カラーカメラ
- 2/3インチ200万画素スタックCCD : 情報入力,コンシューマエレクトロニクス
- 容量性残像のない200万画素PSID : 情報入力,コンシューマエレクトロニクス
- HDTV用200万画素積層構造CCDイメージセンサ : 方式・回路 : 電子装置
- 2-12 CCD用高感度電荷検出器
- 2-4 アモルファスシリコン膜積層型200万画素CCDイメージセンサ
- 500MHz 1ステージ32-bit ALU及びオンチップテスト回路 : パストランジスタマルチプレクサの最適化
- パストランジスタ回路の検討 : 高速加減算器への適用
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 高密度NAND型DRAM技術
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
- SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
- 2. 各分野における技術の変遷 : 2-1 半導体メモリ技術の変遷と将来の展望(あの技術は今… : 技術の変遷と21世紀への展望)
- FDSOIを用いたスイッチトキャパシタ型0.5Vオンチップ電源の開発
- 低振幅クロックで動作可能な低消費電力フリップフロップ
- SOI CMOSによる極低電力LSI用0.5V電源方式
- マルチVt SOI CMOS技術を用いた低電力LSI向け0.5V電源スキーム
- マルチVt SOI CMOS技術を用いた低電力LSI向け0.5V電源スキーム
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたバッファ回路の新設計法とその大容量DRAMへの適用検討
- 完全空乏型SOI MOSFETにおけるSOI膜厚変動によるしきい値ばらつきの抑制構造
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 配線の信頼性、信頼性に関連した歩留りを考慮したギガビットDRAMの設計法
- 22nm世代システムLSIに向けたhigh-k/メタルゲートデバイス技術
- 配線の信頼性を考慮したギガビットDRAMの設計法
- 0.5V動作を可能にした基板電位制御形SOI回路技術 (特集 デバイスに高性能化をもたらすSOI基板)
- C-12-12 PD-SOI CMOSを用いたボディ入力型SCL回路の解析
- 周辺回路の歩留りを考慮したギガビットDRAMの最適冗長回路設計法
- TIS(Trench-Isolated-transistor using Side wall gate)を用いたギガビットDRAMのゲート絶縁膜信頼性の解析
- Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 時間領域アナログ&デジタル混成信号処理技術を用いたLDPC復号回路(低電圧/低消費電力技術,新デバイス・回路とその応用)