高密度NAND型DRAM技術

スポンサーリンク

概要

• 論文の詳細を見る
• 東芝技術企画室の論文

著者

• 荻原 隆

  株式会社東芝セミコンダクター社半導体研究開発センター

• 山田 敬

  (株)東芝セミコンダクター社soc研究開発センター

• 長谷川 武裕

  東芝研究開発センター

関連論文

• FeRAMの概要と1.6GB/s DDR2 128Mb Chain FeRAM_[○!R](メモリ技術)
• A 32Mb Chain FeRAM with Segment Stitch Array Architecture
• NAND型DRAMにおける折り返しビット線方式の検討
• NAND型セルを用いた256Mb DRAM
• リソグラフィー優先設計の6F^2型DRAMセル
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• ベース抵抗を低減したSOIラテラルBJT
• 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
• 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
• 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
• SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
• 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
• 256Mb DRAMのためのNAND型セル技術
• 可変リファレンス回路とダブルワード線パルス回路を搭載した3V動作1T1C型1Mビット強誘電体メモリ
• 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
• 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• 高密度NAND型DRAM技術
• 0.5V動作を可能にした基板電位制御形SOI回路技術 (特集 デバイスに高性能化をもたらすSOI基板)

もっと見る 閉じる

スポンサーリンク