通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
スポンサーリンク
概要
- 論文の詳細を見る
- 1999-12-09
著者
-
石内 秀美
(株)東芝セミコンダクター社SoC研究開発センター
-
勝又 康弘
(株)東芝 セミコンダクター社 システムLSI開発センター
-
篠 智彰
(株)東芝マイクロエレクトロニクス研究所
-
南 良博
(株)東芝セミコンダクター社SoC研究開発センター
-
井納 和美
(株)東芝セミコンダクター社SoC研究開発センター
-
山田 敬
(株)東芝セミコンダクター社soc研究開発センター
-
川中 繁
株式会社東芝セミコンダクター社半導体研究開発センター
-
新居 英明
(株)東芝セミコンダクタ社システムlsi第一事業部システムlsiデバイス技術開発部
-
川中 繁
(株)東芝 セミコンダクター社 半導体研究開発センター
-
勝又 康弘
東芝セミコンダクター社
-
石内 秀美
東芝 セミコンダクター社 半導体研究開発センター
-
石内 秀美
(株)東芝
-
吉見 信
(株)東芝 セミコンダクター社 マイクロエレクトロニクス技術研究所
-
篠 智彰
(株)東芝セミコンダクター社半導体研究開発センター
-
吉見 信
SOITEC Asia
-
川中 繁
東芝 システムLSI開発センター
-
吉見 信
東芝 Soc研開セ
-
南 良博
(株)東芝セミコンダクター社半導体研究開発センター
-
篠 智彰
(株)東芝セミコンダクター社soc研究開発センター
-
山田 敬
(株)東芝 研究開発センター 先端半導体デバイス研究所
-
篠 智彰
(株)東芝 研究開発センター 先端半導体デバイス研究所
関連論文
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 1GビットDRAM用トレンチ・セル技術
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 90nm node CMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(新メモリ技術とシステムLSI)
- 90nmCMOSプロセスによる128Mb-FBC(Floating Body Cell)メモリの技術開発(先端CMOSデバイス・プロセス技術)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM(新メモリ技術, メモリ応用技術, 一般, ISSCC特集2 DRAM)
- SOI上の1Tゲインセル(FBC)を用いた128MビットDRAM
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- Floating Body RAM技術開発及びその32nm nodeへ向けたScalability(新メモリ技術とシステムLSI)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 32nm世代以降に向けた高性能Two-step Recessed SiGe-S/D構造pMOSFET(シリコン関連材料の作製と評価)
- NAND型セルを用いた256Mb DRAM
- リソグラフィー優先設計の6F^2型DRAMセル
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- 高速低消費電力SOI技術 (特集 先端半導体デバイス技術)
- 薄膜SOI素子におけるソース/ドレイン間リーク電流の解析
- 基板電位制御SOI技術を用いた0.5V、200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALU
- SOI集積回路に対する基板浮遊効果の影響
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmの CMOS FinFET のプロセスインテグレーション技術とデバイス特性
- バルクシリコン基板上に形成したゲート長20nm、フィン幅6nmのCMOS FinFETのプロセスインテグレーション技術とデバイス特性(先端CMOSデバイス・プロセス技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 不純物偏析Schottkyソース/ドレインを用いた高性能FinFET(IEDM(先端CMOSデバイス・プロセス技術))
- 不純物偏析 Schottky ソース/ドレインを用いた高性能FinFET
- 3次元プロセスデバイスシミュレーションによるBulk-FinFETの駆動電流の改善(プロセス・デバイス・回路シミュレーション及び一般)
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- hp32nmノード以降に向けた周辺回路がBulk Planar FET及びメモリセルがBulk-FinFETで構成されたSRAM技術について(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- SOI/Bulkハイブリッド基板を用いた高性能SoC実現のためのDRAM混載技術
- SON-MOSFETの作製とULSIへの応用
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- 基板電位制御SOI技術を用いた0.5V, 200MHz動作32ビットALUの設計
- SOI基板材料の品質評価と技術課題
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- サブ100nm時代の低リーク・低電力技術(パネルディスカッション)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiONゲート絶縁膜のヒステリシスに寄与するトラップの解析(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 65nmノード世代に向けたHigh-kゲート絶縁膜(HfSiON)のCMOSFET設計(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOIを用いた0.5V動作CMOSロジックの設計法
- SOIを用いた0.5V動作CMOSロジックの設計法
- 1.5nm酸化膜MOSFET
- 1.5nm酸化膜 MOSFET
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 極微細TaC_x/HfSiONデバイスの性能および歪み効果に対するTaC_x組成の影響(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 256Mb DRAMのためのNAND型セル技術
- 90nm世代におけるSoC向け高集積混載SRAM技術(MRAM,不揮発メモリ,メモリ,一般)
- マイクロ波Si系半導体素子・回路の技術動向及び今後の展望について
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- シミュレーションを用いた微小MOSFETにおける寄生抵抗の解析および抽出方法の検討(プロセス・デバイス・回路シミュレーション及び一般)
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ50nm時代の切り札SOI : SOIがBulkに勝てる技術はこれだ!(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- チャネル長0.1μmSOI MOSFETにおけるself-heatingの影響考察
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載DRAMに適したSOI上の1トランジスタゲインセル(FBC)を使ったメモリ : セル特性及びメモリ性能の評価結果(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI上に形成した混載DRAM用メモリセル : FBC(Floating Body Cell)(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 高密度NAND型DRAM技術
- 90nmノード高性能部分空乏型SOI CMOSデバイス
- ソースにSiGe領域を形成したSOI・MOSFETにおけるドレイン破壊電圧改善のシミュレーション解析
- SiGeソース構造によるSOI MOSFET基板浮遊効果の抑制 : SiGe構造パラメータ依存性
- 低消費電力型BiCMOS用シャロウトレンチ最適化の検討
- 1)電子線アニール技術を用いた三次元イメージプロセッサの試作と評価(テレビジョン電子装置研究会)
- トレンチキャパシタセルによるDRAM混載LSI技術
- 2p-F-10 ソリトンと一次元系のダイナミックス
- 21世紀のULSI製造技術の概観
- 22nm世代システムLSIに向けたhigh-k/メタルゲートデバイス技術
- 0.5V動作を可能にした基板電位制御形SOI回路技術 (特集 デバイスに高性能化をもたらすSOI基板)
- CT-1-1 ウェーハ貼り合わせ法によるSOI技術とその応用可能性(CT-1.ヘテロジニアス・インテグレーション技術の現状と展望,チュートリアル講演,ソサイエティ企画)
- サブ45nm時代に向けて、SOI基板技術の現状と展望(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- サブ45nm時代に向けて、SOI基板技術の現状と展望(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 最近のSOI(silicon-on-insulator)素子技術
- 22nm以降のノードに向けた完全空乏化CMOS用超薄膜SOI基板技術
- ITRS 2009年版の概要と半導体技術の将来動向
- Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Datta-Das型スピントランジスタにおける性能と消費電力見積もり(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ナノスケールMOSFETにおけるプラズマドーピングとレーザーアニールを適用した急峻SDEの検討(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 1-1 国際半導体技術ロードマップから見たCMOS技術動向(1.CMOS技術の最前線,世界的な競争領域にある最先端デバイス技術)
- 国際半導体技術ロードマップから見たCMOS技術動向