1.5nm酸化膜MOSFET
スポンサーリンク
概要
- 論文の詳細を見る
デバイスの高性能化、低電圧化のために、ゲート酸化膜の薄膜化が加速されつつあり、最近では、直接トンネル漏れ電流限界を越えて3nm以下の酸化膜の検討が盛んになされている。本論文では、1.5nmのゲート酸化膜を例にとり、そのMOSFETの性能、特性ばらつき、信頼性等について紹介し、極薄酸化膜MOSFETのメリット、問題点を明らかにする。
- 社団法人電子情報通信学会の論文
- 1998-04-24
著者
-
勝又 康弘
(株)東芝 セミコンダクター社 システムLSI開発センター
-
中村 新一
(株)東芝研究開発センター
-
岩井 洋
東工大フロンティア研
-
岩井 洋
東京工業大学フロンティア創造共同研究センター
-
勝又 康弘
(株)東芝セミコンダクタ社
-
百瀬 寿代
(株)東芝セミコンダクタ社SoC研究開発センター
-
中村 新一
(株)東芝
-
岩井 洋
(株)東芝
-
岩井 洋
(株)東芝研究開発センターulsi研究所
-
百瀬 寿代
(株)東芝研究開発センターulsi研究所
-
百瀬 寿代
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
関連論文
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析 (シリコン材料・デバイス)
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 強磁性ナノ粒子層を介した二重トンネル接合のTMR
- 強磁性ナノ粒子を用いた二重トンネル接合のTMR
- 27pRE-9 収差補正TEM/STEMを用いたLa_2O_3/Si界面ラフネスの精密解析(27pRE X線・粒子線(電子線),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- SiナノワイヤへのNiシリサイド形成と過剰な侵入とその抑制に関する検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 半導体デバイス開発におけるTEMの活用 高誘電体膜の場合
- V. デバイス, デバイス材料
- EOT=0.5nmに向けた希土類MOSデバイスの高温短時間熱処理の検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- 1.5nm酸化膜MOSFET
- 1.5nm酸化膜 MOSFET
- 0.1μm以下MOSFETの高性能化検討(ディープサブミクロンMOSトランジスタ技術小特集)
- 微細化の末法時代とは : シリコンデバイスの重要性とその行方
- 低消費電力化技術とゲート絶縁膜の薄膜化
- 低消費電力化技術とゲート絶縁膜の薄膜化
- 局所酸分解/誘導結合プラズマ質量分析法による半導体用シリコンウェハー中の超微量金属元素の面内分布
- マイクロ波Si系半導体素子・回路の技術動向及び今後の展望について
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- 24pXJ-10 シリコン表面極浅ドープボロン原子の内殻発光分光による電子状態観測(表面界面電子物性,領域9,表面・界面,結晶成長)
- ラジカル窒化によるLa_2O_3ゲート絶縁膜への窒素導入効果 : 堆積時窒化によるEOT増加抑制効果(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 極薄希土類酸化膜/Si(100)界面構造(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- 技術トレンド アメリカを中心とするゲート絶縁膜用High-k材料の最新技術動向
- 21世紀の半導体デバイスとリソグラフィ技術
- 微細シリコンデバイスに要求される各種高性能薄膜
- シリコンLSIの発展を支える超微細トランジスタプロセス技術 : 0.1およびSub-0.1μmMOSFETの高性能化のためのプロセス技術
- シリコンデバイスの微細化と性能限界
- 0.1μm領域CMOSFETに於ける素子の電気的特性の基板不純物濃度依存性
- アルゴンイオン注入のSOI-NMOSFET特性に対する影響
- 通信用LSIへのSOI技術の応用 : fmax 67GHz SOI 横型バイポーラトランジスタ技術
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 高密度記録GMRヘッド対応の磁区制御技術
- 狭トラック幅GMRヘッド対応のハードバイアス膜
- 反応焼結SiC基長繊維複合材料中の劣化SiC繊維の微構造
- Bi_Pb_xSr_2CaCu_2O_及びBi_Pb_ySr_2YCu_2O_
- ガスタービン燃焼器用材料 Hastelloy X の析出形態, 機械的性質に及ぼす長時間時効の影響
- 希土類酸化物La_2O_3膜を用いたGe MOSデバイスの特性改善のための極薄界面層の検討
- ドーピングによるシリサイドの仕事関数の変調 : シリサイドの物理に基づく理論(IEDM特集(先端CMOSデバイス・プロセス技術))
- 25pHD-9 低温におけるSiナノワイヤーの発光特性(25pHD 磁性半導体・量子井戸・超格子,領域4(半導体,メゾスコピック系・局在))
- 高温熱処理とMIPS構造によるLa-silicate/Si界面特性の改善と低EOTの実現(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Siナノワイヤー、ナノレイヤの発光と界面(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- AR-XPSによる種々の表面処理したIn_Ga_As表面の化学結合状態の評価(プロセス科学と新プロセス技術)
- コンダクタンス法を用いたHfO_2/In_Ga_Asの界面解析(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 1.シリコンナノワイヤFET技術(ナノデバイス)
- デバイスシミュレーションによるランダムテレグラフノイズの本質的理解(プロセス・デバイス・回路シミュレーション及び一般)
- ゲートスタック技術 (特集 ゲートスタック技術の表面・界面科学)
- シリコンナノワイヤFET技術
- デバイスシミュレーションによるランダムテレグラフノイズの本質的理解
- 微細3次元デバイスに向けたシリサイドショットキーS/Dの界面制御方法の提案(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 極浅接合における異なる化学結合状態を持つ不純物の検出とその深さ方向プロファイル評価(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- ゲートスタック技術