0.1μm以下MOSFETの高性能化検討(<小特集>ディープサブミクロンMOSトランジスタ技術小特集)

概要

論文の詳細を見る
MOSFETの性能向上には,ゲート長の微細化が有効である.しかし,0.1μmおよびそれ以下の領域ではさまざまな効果により十分な性能向上が困難になってきている.本論文では,各要素に分けて行った高性能化のいくつかの試みについて検討結果を報告する.ゲート長の微細化により,40nmのゲート長のMOSFETでは,0.1μmのものに比べ30%電流駆動能力が向上することがわかった. ゲート酸化膜を直接トンネル漏れ電流の限界の半分の膜厚である1.5nmに薄膜化しても,微細MOSFETは良好なトランジスタ動作をし,ゲート容量の増大により,3nmのものに比べ約1.6倍の電流駆動能力をもつ.また,低不純物濃度の薄いエピタキシャルSi層を真性チャネル領域に用いると,キャリヤ移動度の増大のため,バルク構造に比べ20%高い電流駆動能力が得られた.一方,ゲート微細化と共に顕在化するソース・ドレーン部の寄生抵抗は,この部分を上に積み上げる新構造S^4Dを導入することにより,その抵抗を従来に比べ1けた減少することが可能である. これらの実験結果は,それらの技術の組合せにより,MOSFETの電流駆動能力が,Sub-0.1μmの領域においても更に向上することを示している.
社団法人電子情報通信学会の論文
1996-06-25