キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
スポンサーリンク
概要
- 論文の詳細を見る
高いON電流と低いOFF電流を併せ持つことによる低電源電圧・低消費電力デバイスとしてシリコンナノワイヤトランジスタ(SiNW FET)は期待されている。今回試作を行い、特にSiNW nFETにおいて高い規格化ON電流(I_<ON>)を得ることができた。チャネル断面形状は曲率のある角を持つ四角形であり、この角の周辺に反転電子密度の高い領域を持つことが2次元デバイスシミュレーションで明らかになった。Advanced Split-CV法を用いたマルチチャネルSiNW FETの測定により、周囲長で規格化した反転電荷密度(Q_<inv>)は断面寸法が小さいほど大きくなり、シミュレーションで得られた結果を実証した。また、SiNW nFETの反転電子移動度はplanar SOI nFETを大きく上回った。これらの要因によりSiNW nFETにおいて高いI_<ON>が得られたと考えられる。一方、SiNW pFETではQ_<inv>の増大はみられたが実効正孔移動度向上のメリットは小さかった。
- 2010-06-15
著者
-
角嶋 邦之
東工大総理工
-
岩井 洋
東京工業大学フロンティア創造共同研究センター
-
名取 研二
東京工業大学フロンティア研究機構
-
大毛利 健治
早稲田大学
-
佐藤 創志
東京工業大学フロンティア研究機構
-
角嶋 邦之
早稲田大学ナノ理工学研究機構
-
AHMET Parhat
東京工業大学フロンティア研究機構
-
山田 啓作
筑波大学数理物質科学研究科
-
大毛利 健治
早稲田大学ナノ理工学研究機構
-
岩井 洋
東京工業大学フロンティア研究機構
-
大毛利 健治
早稲田大学ナノ理工学研究機構ナノテクノロジー研究所
-
佐藤 創志
東京工業大学フロンティア創造共同研究センター
-
岩井 洋
東京工業大学
関連論文
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析 (シリコン材料・デバイス)
- 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低速陽電子ビームを用いた high-κ 膜の空隙評価
- 金属電極とハフニウム系高誘電率ゲート絶縁膜界面の実効仕事関数変調機構(シリコン関連材料の作製と評価)
- 金属電極/high-k絶縁膜キャパシタのフラットバンド電圧特性に与える仕事関数変調及び熱処理の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- SiナノワイヤMOSFETのコンパクト・モデル--バリステイックおよび準バリステイック輸送 (シリコン材料・デバイス)
- 27pRE-9 収差補正TEM/STEMを用いたLa_2O_3/Si界面ラフネスの精密解析(27pRE X線・粒子線(電子線),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- 酸素雰囲気アニール中のHfO_2/SiO_2/Si(001)界面反応の高分解能RBS観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
- メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
- 金属/Hf系高誘電率絶縁膜界面の統一理論 : ゲート金属の設計指針(先端CMOSデバイス・プロセス技術)
- SiナノワイヤMOSFETのコンパクト・モデル : バリスティックおよび準バリスティック輸送(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
- ULSIプロセス・デバイス技術と計算科学の融合
- Hf系絶縁膜中の水素原子の原子レベルの挙動の理論的研究 : ホールを起源とした絶縁破壊のメカニズム(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfO_2系high-kゲート絶縁膜信頼性劣化の物理モデル(IEDM特集(先端CMOSデバイス・プロセス技術))
- SiナノワイヤへのNiシリサイド形成と過剰な侵入とその抑制に関する検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- EOT=0.5nmに向けた希土類MOSデバイスの高温短時間熱処理の検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 金属/high-k絶縁膜構造トランジスタにおいて金属結晶が閾値電圧ばらつきに及ぼす影響とその抑制(IEDM特集(先端CMOSデバイス・プロセス技術))
- 1.5nm酸化膜MOSFET
- 1.5nm酸化膜 MOSFET
- 0.1μm以下MOSFETの高性能化検討(ディープサブミクロンMOSトランジスタ技術小特集)
- コンビナトリアル手法によるHfO_2系酸化膜の電気特性評価 : 熱力学観点からの材料選択と界面制御(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 微細化の末法時代とは : シリコンデバイスの重要性とその行方
- 低消費電力化技術とゲート絶縁膜の薄膜化
- 低消費電力化技術とゲート絶縁膜の薄膜化
- マイクロ波Si系半導体素子・回路の技術動向及び今後の展望について
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- CMOSにおけるプロセスダメージとアナログ特性の関係
- 30aRD-2 バイアス電圧印加硬X線光電子分光法による界面電子状態の高感度観測(30aRD 表面界面電子物性,領域9(表面・界面,結晶成長))
- 25pTD-2 硬X線光電子分光法によるゲートスタック構造内のポテンシャル分布の直接観測(表面界面電子物性,領域9,表面・界面,結晶成長)
- 24pXJ-10 シリコン表面極浅ドープボロン原子の内殻発光分光による電子状態観測(表面界面電子物性,領域9,表面・界面,結晶成長)
- ラジカル窒化によるLa_2O_3ゲート絶縁膜への窒素導入効果 : 堆積時窒化によるEOT増加抑制効果(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 極薄希土類酸化膜/Si(100)界面構造(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- 技術トレンド アメリカを中心とするゲート絶縁膜用High-k材料の最新技術動向
- 21世紀の半導体デバイスとリソグラフィ技術
- 微細シリコンデバイスに要求される各種高性能薄膜
- シリコンLSIの発展を支える超微細トランジスタプロセス技術 : 0.1およびSub-0.1μmMOSFETの高性能化のためのプロセス技術
- シリコンデバイスの微細化と性能限界
- 0.1μm領域CMOSFETに於ける素子の電気的特性の基板不純物濃度依存性
- 金属電極/高誘電率絶縁膜界面の物理を中心としたhigh-k/metalゲートスタックの実効仕事関数変調機構の理解(プロセス・デバイス・回路シミュレーション及び一般)
- Systematic studies on Fermi level pining of Hf-based high-k gate stacks
- Guiding Principle of Energy Level Controllability of Silicon Dangling Bond in HfSiON
- Wide Controllability of Flatband Voltage in La_2O_3 Gate Stack Structures : Remarkable Advantages of La_2O_3 over HfO_2
- First-principles studies on metal induced gap states (MIGS) at metal/high-k HfO_2 interfaces
- 希土類酸化物La_2O_3膜を用いたGe MOSデバイスの特性改善のための極薄界面層の検討
- 金属電極とHf系高誘電率絶縁膜界面の実効仕事関数変調機構
- Structural advantages of rectangular-like channel cross-section on electrical characteristics of silicon nanowire field-effect transistors
- Extraction of additional interfacial states of silicon nanowire field-effect transistors
- Material Selection for the Metal Gate/High-k Transistors
- Siナノワイヤー、ナノレイヤの発光と界面 (シリコン材料・デバイス)
- ドーピングによるシリサイドの仕事関数の変調 : シリサイドの物理に基づく理論(IEDM特集(先端CMOSデバイス・プロセス技術))
- CMOS技術の限界と課題(CMOS技術の限界,課題,新しい展開)
- 直径10nmナノワイヤCMOSにおけるキャリア輸送に関する研究(IEDM特集(先端CMOSデバイス・プロセス技術))
- 25pHD-9 低温におけるSiナノワイヤーの発光特性(25pHD 磁性半導体・量子井戸・超格子,領域4(半導体,メゾスコピック系・局在))
- Effects of corner angle of trapezoidal and triangular channel cross-sections on electrical performance of silicon nanowire field-effect transistors with semi gate-around structure
- 22aTM-8 シリコンナノレイヤー中電子正孔液滴発光の膜厚依存性(22aTM 量子井戸・超格子・光応答,領域4(半導体,メゾスコピック系・局在))
- 高温熱処理とMIPS構造によるLa-silicate/Si界面特性の改善と低EOTの実現(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Siナノワイヤー、ナノレイヤの発光と界面(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- AR-XPSによる種々の表面処理したIn_Ga_As表面の化学結合状態の評価(プロセス科学と新プロセス技術)
- コンダクタンス法を用いたHfO_2/In_Ga_Asの界面解析(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Electrical characteristics of asymmetrical silicon nanowire field-effect transistors
- 1.シリコンナノワイヤFET技術(ナノデバイス)
- コンダクタンス法を用いたHfO_2/In_Ga_ASの界面解析
- Siナノワイヤー、ナノレイヤの発光と界面
- 非対称ホーン形状チャネルにおける電流密度の向上 : EMC-MDシミュレーションによる検討(プロセス・デバイス・回路シミュレーション及び一般)
- ゲートスタック技術 (特集 ゲートスタック技術の表面・界面科学)
- シリコンナノワイヤFET技術
- 立体構造シリコン中の熱輸送に関する分子動力学シミュレーション (シリコン材料・デバイス)
- 非対称ホーン形状チャネルにおける電流密度の向上 : EMC-MDシミュレーションによる検討
- 26pCJ-6 Siナノレイヤーの発光寿命の膜厚依存性(26pCJ 量子井戸・超格子・光応答,領域4(半導体,メゾスコピック系・局在))
- 微細3次元デバイスに向けたシリサイドショットキーS/Dの界面制御方法の提案(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 極浅接合における異なる化学結合状態を持つ不純物の検出とその深さ方向プロファイル評価(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 立体構造シリコン中の熱輸送に関する分子動力学シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 高周波帯域雑音計測プローブによるMOSFETの時間揺らぎ特性評価 : 1/f(低周波)から熱雑音(100MHz超)まで(プロセス・デバイス・回路シミュレーション及び一般)
- ゲートスタック技術
- MOSFETの雑音特性を計測する新手法を開発
- Photoluminescence characterization in silicon nanowire fabricated by thermal oxidation of nano-scale Si fin structure
- Impact of Random Telegraph Noise Profiles on Drain-Current Fluctuation During Dynamic Gate Bias
- 25pDD-3 Siナノレイヤー中電子正孔凝縮状態の膜厚依存性(量子井戸・光応答,領域4(半導体,メゾスコピック系・局在))
- 微細3次元デバイスに向けたシリサイドショットキーS/Dの界面制御方法の提案
- 極浅接合における異なる化学結合状態を持つ不純物の検出とその深さ方向プロファイル評価