立体構造シリコン中の熱輸送に関する分子動力学シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
スポンサーリンク
概要
- 論文の詳細を見る
ナノMOSFETにおいて形成されるとされる縦波光学(LO)フォノンが滞留した非平衡熱分布,いわゆるホットスポットの熱散逸過程を分子動力学(MD)シミュレーションにより調査した.Bulk-FinとSOI-Fin構造における熱拡散過程を比較し,埋め込み酸化膜(BOX)層がその拡散速度に与える影響を調査した.BOX膜厚を原子層レベルで変化させFin部からSi基板への熱拡散過程を解析したところ,Fin構造ではBOX層の厚さが1原子層であっても大きな熱の拡散バリアになることが分かった.これは,音響フォノンのSi基板への拡散がBOX層の存在により阻害され,その熱がFin中に滞留してしまうこどが原因であることが判明した.本結果は,デバイスの自己発熱効果の対策として,ナノ構造中にSi領域でできた熱の通り道を確保する必要があることを示している.
- 2012-11-08
著者
-
大毛利 健治
早稲田大学ナノ理工学研究機構
-
山田 啓作
筑波大学大学院数理物質科学研究科
-
大毛利 健治
早稲田大学ナノ理工学研究機構ナノテクノロジー研究所
-
大毛利 健治
筑波大学大学院数理物質科学研究科
-
渡邉 孝信
早稲田大学理工学術院:jst-crest
-
渡邉 孝信
早稲田大学 理工学術院
-
大毛利 健治
筑波大学大学院数理物質科学研究科:JST-CREST
-
図師 知文
早稲田大学理工学術院
-
山田 啓作
筑波大学大学院数理物質科学研究科:JST-CREST
関連論文
- 低速陽電子ビームを用いたhigh-kゲート絶縁膜の空隙の評価(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低速陽電子ビームを用いた high-κ 膜の空隙評価
- 金属電極とハフニウム系高誘電率ゲート絶縁膜界面の実効仕事関数変調機構(シリコン関連材料の作製と評価)
- 金属電極/high-k絶縁膜キャパシタのフラットバンド電圧特性に与える仕事関数変調及び熱処理の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 分子動力学法によるGeO_2/Ge界面のモデリング : SiO_2/Si界面との違い(レギュラーセッション,ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 周期的な不純物原子配列を有する半導体の電気伝導シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- 酸素雰囲気アニール中のHfO_2/SiO_2/Si(001)界面反応の高分解能RBS観察(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- HfSiON/TiNゲートスタックpMOSFETの陰極電子注入絶縁破壊モデルに基づくTDDB寿命予測方法
- メタルゲート/HfSiONゲート絶縁膜ゲートスタックにおけるピニング現象の改善策検討
- 金属/Hf系高誘電率絶縁膜界面の統一理論 : ゲート金属の設計指針(先端CMOSデバイス・プロセス技術)
- Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
- ULSIプロセス・デバイス技術と計算科学の融合
- Hf系絶縁膜中の水素原子の原子レベルの挙動の理論的研究 : ホールを起源とした絶縁破壊のメカニズム(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- HfO_2系high-kゲート絶縁膜信頼性劣化の物理モデル(IEDM特集(先端CMOSデバイス・プロセス技術))
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 金属/high-k絶縁膜構造トランジスタにおいて金属結晶が閾値電圧ばらつきに及ぼす影響とその抑制(IEDM特集(先端CMOSデバイス・プロセス技術))
- 周期的な不純物原子配列を有する半導体の電気伝導シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- コンビナトリアル手法によるHfO_2系酸化膜の電気特性評価 : 熱力学観点からの材料選択と界面制御(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 歪Siナノワイヤトランジスタにおけるトランスコンダクタンスエンハンスメント(ゲートスタック構造の新展開(II),ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 30aRD-2 バイアス電圧印加硬X線光電子分光法による界面電子状態の高感度観測(30aRD 表面界面電子物性,領域9(表面・界面,結晶成長))
- 25pTD-2 硬X線光電子分光法によるゲートスタック構造内のポテンシャル分布の直接観測(表面界面電子物性,領域9,表面・界面,結晶成長)
- 金属電極/高誘電率絶縁膜界面の物理を中心としたhigh-k/metalゲートスタックの実効仕事関数変調機構の理解(プロセス・デバイス・回路シミュレーション及び一般)
- Systematic studies on Fermi level pining of Hf-based high-k gate stacks
- Guiding Principle of Energy Level Controllability of Silicon Dangling Bond in HfSiON
- Wide Controllability of Flatband Voltage in La_2O_3 Gate Stack Structures : Remarkable Advantages of La_2O_3 over HfO_2
- First-principles studies on metal induced gap states (MIGS) at metal/high-k HfO_2 interfaces
- 分子動力学法によるシリコン酸化膜の大規模モデリング
- 金属電極とHf系高誘電率絶縁膜界面の実効仕事関数変調機構
- Structural advantages of rectangular-like channel cross-section on electrical characteristics of silicon nanowire field-effect transistors
- Extraction of additional interfacial states of silicon nanowire field-effect transistors
- Siナノワイヤー、ナノレイヤの発光と界面 (シリコン材料・デバイス)
- ドーピングによるシリサイドの仕事関数の変調 : シリサイドの物理に基づく理論(IEDM特集(先端CMOSデバイス・プロセス技術))
- 25pHD-9 低温におけるSiナノワイヤーの発光特性(25pHD 磁性半導体・量子井戸・超格子,領域4(半導体,メゾスコピック系・局在))
- Effects of corner angle of trapezoidal and triangular channel cross-sections on electrical performance of silicon nanowire field-effect transistors with semi gate-around structure
- 22aTM-8 シリコンナノレイヤー中電子正孔液滴発光の膜厚依存性(22aTM 量子井戸・超格子・光応答,領域4(半導体,メゾスコピック系・局在))
- Siナノワイヤー、ナノレイヤの発光と界面(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Electrical characteristics of asymmetrical silicon nanowire field-effect transistors
- Siナノワイヤー、ナノレイヤの発光と界面
- 非対称ホーン形状チャネルにおける電流密度の向上 : EMC-MDシミュレーションによる検討(プロセス・デバイス・回路シミュレーション及び一般)
- Auイオン照射によるSi表面改質素過程のリアルタイムSTM観察
- 立体構造シリコン中の熱輸送に関する分子動力学シミュレーション (シリコン材料・デバイス)
- 非対称ホーン形状チャネルにおける電流密度の向上 : EMC-MDシミュレーションによる検討
- 26pCJ-6 Siナノレイヤーの発光寿命の膜厚依存性(26pCJ 量子井戸・超格子・光応答,領域4(半導体,メゾスコピック系・局在))
- 歪Siナノワイヤトランジスタにおけるトランスコンダクタンスエンハンスメント
- 立体構造シリコン中の熱輸送に関する分子動力学シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 高周波帯域雑音計測プローブによるMOSFETの時間揺らぎ特性評価 : 1/f(低周波)から熱雑音(100MHz超)まで(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETの雑音特性を計測する新手法を開発
- Photoluminescence characterization in silicon nanowire fabricated by thermal oxidation of nano-scale Si fin structure
- Impact of Random Telegraph Noise Profiles on Drain-Current Fluctuation During Dynamic Gate Bias
- 25pDD-3 Siナノレイヤー中電子正孔凝縮状態の膜厚依存性(量子井戸・光応答,領域4(半導体,メゾスコピック系・局在))