Structural advantages of rectangular-like channel cross-section on electrical characteristics of silicon nanowire field-effect transistors
スポンサーリンク
概要
- 論文の詳細を見る
We have experimentally demonstrated structural advantages due to rounded corners of rectangular-like cross-section of silicon nanowire (SiNW) field-effect transistors (FETs) on on-current (ION), inversion charge density normalized by a peripheral length of channel cross-section (Qinv) and effective carrier mobility (μeff). The ION was evaluated at the overdrive voltage (VOV) of 1.0 V, which is the difference between gate voltage (Vg) and the threshold voltage (Vth), and at the drain voltage of 1.0 V. The SiNW nFETs have revealed high ION of 1600 μA/μm of the channel width (wNW) of 19 nm and height (hNW) of 12 nm with the gate length (Lg) of 65 nm. We have separated the amount of on-current per wire at VOV = 1.0 V to a corner component and a flat surface component, and the contribution of the corners was nearly 60% of the total ION of the SiNW nFET with Lg of 65 nm. Higher Qinv at VOV = 1.0 V evaluated by advanced split-CV method was obtained with narrower SiNW FET, and it has been revealed the amount of inversion charge near corners occupied 50% of all the amount of inversion charge of the SiNW FET (wNW = 19 nm and hNW = 12 nm). We also obtained high μeff of the SiNW FETs compared with that of SOI planar nFETs. The μeff at the corners of SiNW FET has been calculated with the separated amount of inversion charge and drain conductance. Higher μeff around corners is obtained than the original μeff of the SiNW nFETs. The higher μeff and the large fractions of ION and Qinv around the corners indicate that the rounded corners of rectangular-like cross-sections play important roles on the enhancement of the electrical performance of the SiNW nFETs.
著者
関連論文
- 金属電極/high-k絶縁膜キャパシタのフラットバンド電圧特性に与える仕事関数変調及び熱処理の影響(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 金属/Hf系高誘電率絶縁膜界面の統一理論 : ゲート金属の設計指針(先端CMOSデバイス・プロセス技術)
- Ru-Mo合金を用いた金属/high-k 絶縁膜ゲートスタックの実効仕事関数制御
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 金属/high-k絶縁膜構造トランジスタにおいて金属結晶が閾値電圧ばらつきに及ぼす影響とその抑制(IEDM特集(先端CMOSデバイス・プロセス技術))
- 30aRD-2 バイアス電圧印加硬X線光電子分光法による界面電子状態の高感度観測(30aRD 表面界面電子物性,領域9(表面・界面,結晶成長))
- 25pTD-2 硬X線光電子分光法によるゲートスタック構造内のポテンシャル分布の直接観測(表面界面電子物性,領域9,表面・界面,結晶成長)
- Systematic studies on Fermi level pining of Hf-based high-k gate stacks
- Guiding Principle of Energy Level Controllability of Silicon Dangling Bond in HfSiON
- Wide Controllability of Flatband Voltage in La_2O_3 Gate Stack Structures : Remarkable Advantages of La_2O_3 over HfO_2
- Structural advantages of rectangular-like channel cross-section on electrical characteristics of silicon nanowire field-effect transistors
- Extraction of additional interfacial states of silicon nanowire field-effect transistors
- Siナノワイヤー、ナノレイヤの発光と界面 (シリコン材料・デバイス)
- ドーピングによるシリサイドの仕事関数の変調 : シリサイドの物理に基づく理論(IEDM特集(先端CMOSデバイス・プロセス技術))
- 25pHD-9 低温におけるSiナノワイヤーの発光特性(25pHD 磁性半導体・量子井戸・超格子,領域4(半導体,メゾスコピック系・局在))
- Effects of corner angle of trapezoidal and triangular channel cross-sections on electrical performance of silicon nanowire field-effect transistors with semi gate-around structure
- 22aTM-8 シリコンナノレイヤー中電子正孔液滴発光の膜厚依存性(22aTM 量子井戸・超格子・光応答,領域4(半導体,メゾスコピック系・局在))
- Siナノワイヤー、ナノレイヤの発光と界面(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Electrical characteristics of asymmetrical silicon nanowire field-effect transistors
- 非対称ホーン形状チャネルにおける電流密度の向上 : EMC-MDシミュレーションによる検討(プロセス・デバイス・回路シミュレーション及び一般)
- 立体構造シリコン中の熱輸送に関する分子動力学シミュレーション (シリコン材料・デバイス)
- 非対称ホーン形状チャネルにおける電流密度の向上 : EMC-MDシミュレーションによる検討
- 26pCJ-6 Siナノレイヤーの発光寿命の膜厚依存性(26pCJ 量子井戸・超格子・光応答,領域4(半導体,メゾスコピック系・局在))
- 立体構造シリコン中の熱輸送に関する分子動力学シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 高周波帯域雑音計測プローブによるMOSFETの時間揺らぎ特性評価 : 1/f(低周波)から熱雑音(100MHz超)まで(プロセス・デバイス・回路シミュレーション及び一般)
- MOSFETの雑音特性を計測する新手法を開発
- Photoluminescence characterization in silicon nanowire fabricated by thermal oxidation of nano-scale Si fin structure
- Impact of Random Telegraph Noise Profiles on Drain-Current Fluctuation During Dynamic Gate Bias
- 25pDD-3 Siナノレイヤー中電子正孔凝縮状態の膜厚依存性(量子井戸・光応答,領域4(半導体,メゾスコピック系・局在))