直径10nmナノワイヤCMOSにおけるキャリア輸送に関する研究(IEDM特集(先端CMOSデバイス・プロセス技術))
スポンサーリンク
概要
- 論文の詳細を見る
本研究では,縦積層型シリコンナノワイヤトランジスタのキャリア輸送特性の調査を行った.32 nmまでスケーリングされたゲート長を有するデバイスにおいてもバリスティック伝導率が低く,キャリアはチャネル内で強い散乱を受けている.この主たる原因は犠牲SiGe層の選択的プラズマエッチングによる界面ラフネス増加である.水素アニールによってこの劣化した界面を回復させる可能であるが,一方でクーロン散乱を増加させることが低温測定から分かった。
- 社団法人電子情報通信学会の論文
- 2011-01-24
著者
-
岩井 洋
東京工業大学フロンティア研究機構
-
岩井 洋
東京工業大学 フロンティア創造共同研究センター
-
舘 喜一
東京工業大学フロンティア創造共同研究センター
-
Faynot Olivier
Cea-leti
-
Hartmann Jean-michel
Cea-leti Minatec
-
Casse Mikael
CEA-LETI, MINATEC
-
Barraud Sylvain
CEA-LETI, MINATEC
-
Dupre Cecilia
CEA-LETI, MINATEC
-
Hubert Alexandre
CEA-LETI, MINATEC
-
Vulliet Nathalie
STMicroelectronics
-
Faivre Marie-Emmanuelle
CEA-LETI, MINATEC
-
Vizioz Christian
CEA-LETI, MINATEC
-
Carabasse Catherine
CEA-LETI, MINATEC
-
Delaye Vincent
CEA-LETI, MINATEC
-
Cristoloveanu Sorin
グルノーブル工科大学
-
Ernst Thomas
CEA-LETI, MINATEC
-
Faynot Olivier
Cea-leti Minatec
-
岩井 洋
東京工業大学
-
Dupre Cecilia
Cea-leti Minatec
-
Ernst Thomas
Cea-leti Minatec
-
Barraud Sylvain
Cea-leti Minatec
-
Vulliet Nathalie
Stmicroelectronics:東京工業大学フロンティア研究機構
-
Casse Mikael
Cea-leti Minatec
-
Delaye Vincent
Cea-leti Minatec
-
Hubert Alexandre
Cea-leti Minatec
-
Vizioz Christian
Cea-leti Minatec
-
Carabasse Catherine
Cea-leti Minatec
-
Faivre Marie-emmanuelle
Cea-leti Minatec
-
舘 喜一
東京工業大学フロンティア研究機構
関連論文
- 27pRE-9 収差補正TEM/STEMを用いたLa_2O_3/Si界面ラフネスの精密解析(27pRE X線・粒子線(電子線),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- SiナノワイヤへのNiシリサイド形成と過剰な侵入とその抑制に関する検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- EOT=0.5nmに向けた希土類MOSデバイスの高温短時間熱処理の検討(ゲート絶縁薄膜、容量膜、機能膜及びメモリ技術)
- 微細化の末法時代とは : シリコンデバイスの重要性とその行方
- 低消費電力化技術とゲート絶縁膜の薄膜化
- 低消費電力化技術とゲート絶縁膜の薄膜化
- マイクロ波Si系半導体素子・回路の技術動向及び今後の展望について
- ラジカル窒化によるLa_2O_3ゲート絶縁膜への窒素導入効果 : 堆積時窒化によるEOT増加抑制効果(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 極薄希土類酸化膜/Si(100)界面構造(極薄ゲート絶縁膜・シリコン界面の評価技術・解析技術)
- 21世紀の半導体デバイスとリソグラフィ技術
- 微細シリコンデバイスに要求される各種高性能薄膜
- Scaling of Multiple-Gate Fully Depleted SOI Transistors
- 希土類酸化物La_2O_3膜を用いたGe MOSデバイスの特性改善のための極薄界面層の検討
- Impact of (Quasi-)Ballistic Transport on Operation of Complementary Metal--Oxide--Semiconductor Inverters Based on Fully-Depleted Silicon-on-Insulator and Nanowire Devices
- Precise Extraction of Metal Gate Work Function from Bevel Structures
- ドーピングによるシリサイドの仕事関数の変調 : シリサイドの物理に基づく理論(IEDM特集(先端CMOSデバイス・プロセス技術))
- CMOS技術の限界と課題(CMOS技術の限界,課題,新しい展開)
- 直径10nmナノワイヤCMOSにおけるキャリア輸送に関する研究(IEDM特集(先端CMOSデバイス・プロセス技術))
- 高温熱処理とMIPS構造によるLa-silicate/Si界面特性の改善と低EOTの実現(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- Siナノワイヤー、ナノレイヤの発光と界面(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- AR-XPSによる種々の表面処理したIn_Ga_As表面の化学結合状態の評価(プロセス科学と新プロセス技術)
- コンダクタンス法を用いたHfO_2/In_Ga_Asの界面解析(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 1.シリコンナノワイヤFET技術(ナノデバイス)
- コンダクタンス法を用いたHfO_2/In_Ga_ASの界面解析
- Siナノワイヤー、ナノレイヤの発光と界面
- シリコンナノワイヤFET技術
- 微細3次元デバイスに向けたシリサイドショットキーS/Dの界面制御方法の提案(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- 極浅接合における異なる化学結合状態を持つ不純物の検出とその深さ方向プロファイル評価(ゲート絶縁薄膜,容量膜,機能膜及びメモリ技術)
- ゲートスタック技術
- 微細3次元デバイスに向けたシリサイドショットキーS/Dの界面制御方法の提案
- 極浅接合における異なる化学結合状態を持つ不純物の検出とその深さ方向プロファイル評価