Scaling of Multiple-Gate Fully Depleted SOI Transistors

スポンサーリンク

概要

• 論文の詳細を見る
• 2004-09-15

著者

• Barna Gabriel

  Texas Instruments

• FAYNOT Olivier

  CEA-LETI, CEA Grenoble

• RITZENTHALER Romain

  CEA-LETI, CEA Grenoble

• GIDON Pierre

  CEA-LETI, CEA Grenoble

• Faynot Olivier

  Cea-leti

• Faynot Olivier

  Cea-leti Cea Grenoble

• Gidon Pierre

  Cea-leti Cea Grenoble

• Ritzenthaler Romain

  Cea-leti Cea Grenoble

関連論文

• Scaling of Multiple-Gate Fully Depleted SOI Transistors
• Precise Extraction of Metal Gate Work Function from Bevel Structures
• 直径10nmナノワイヤCMOSにおけるキャリア輸送に関する研究(IEDM特集(先端CMOSデバイス・プロセス技術))

スポンサーリンク