CMOSにおけるプロセスダメージとアナログ特性の関係
スポンサーリンク
概要
- 論文の詳細を見る
プロセスダメージとRFアナログ特性との相関をマスデータにより検討解析を行った。RF特性としては、Vthのペア性、カットオフ周波数、最大発振周波数、ノイズ指数をとりあげた。ゲート端でのイオン注入時のダメージに起因するボロンの再分布が再々発振周波数、ノイズ特性のばらつきに影響することが示された。一方カットオフ周波数は、ほとんど影響がわかった。
- 社団法人電子情報通信学会の論文
- 1999-01-20
著者
-
勝又 康弘
(株)東芝 セミコンダクター社 システムLSI開発センター
-
岩井 洋
東工大フロンティア研
-
岩井 洋
東京工業大学フロンティア創造共同研究センター
-
勝又 康弘
(株)東芝セミコンダクタ社
-
大黒 達也
(株)東芝セミコンダクタ社SoC研究開発センター
-
百瀬 寿代
(株)東芝セミコンダクタ社SoC研究開発センター
-
岩井 洋
(株)東芝
-
吉富 崇
(株)東芝研究開発センターULSI研究所
-
森藤 英治
(株)東芝
-
Kimijima H.
(株)東芝
-
森本 豊太
(株)東芝
-
大黒 達也
東芝セミコンダクター社:広島大学
-
大黒 達也
東芝セミコンダクター社
-
岩井 洋
(株)東芝研究開発センターulsi研究所
-
吉富 崇
東芝セミコンダクター社
-
百瀬 寿代
(株)東芝研究開発センターulsi研究所
-
大黒 達也
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
-
百瀬 寿代
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
関連論文
- キャリア移動度評価によるシリコンナノワイヤトランジスタの電気特性解析 (シリコン材料・デバイス)
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 27pRE-9 収差補正TEM/STEMを用いたLa_2O_3/Si界面ラフネスの精密解析(27pRE X線・粒子線(電子線),領域10(誘電体,格子欠陥,X線・粒子線,フォノン物性))
- 高濃度に窒化されたゲート絶縁膜を有するMOSFETのアナログ特性
- シリコンとhigh-kゲート絶縁膜の界面の高分解能RBS/ERD分析(シリコン関連材料の作製と評価)
- SON-MOSFETの作製とULSIへの応用
- ESS技術を用いたSON-MOSFETの作成
- ベース抵抗を低減したSOIラテラルBJT
- 自己整合外部ベース形成技術を用いた横型SOIバイポーラ素子
- SON-MOSFETの作製とULSIへの応用