Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
スポンサーリンク
概要
- 論文の詳細を見る
Mixed Signal CMOSに最適なHfSiONゲート絶縁膜の検討を行った。最適化によりVthマッチング及びflicker noise特性がITRS hp65nm nodeを満たすことができることが判った。
- 社団法人電子情報通信学会の論文
- 2005-08-12
著者
-
小島 健嗣
(株)東芝セミコンダクター社SoC研究開発センター
-
渡辺 健
(株)東芝セミコンダクター社SoC研究開発センター
-
高柳 万里子
(株)東芝セミコンダクター社SoC研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社SoC研究開発センター
-
石内 秀美
(株)東芝セミコンダクター社SoC研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社半導体研究開発センター
-
石丸 一成
(株)東芝セミコンダクター社
-
小島 健嗣
東芝セミコンダクター社システムLSI事業部
-
小島 健嗣
(株)東芝セミコンダクター社
-
石内 秀美
東芝 セミコンダクター社 半導体研究開発センター
-
石内 秀美
(株)東芝
-
飯島 良介
(株)東芝研究開発センター
-
大黒 達也
(株)東芝セミコンダクタ社SoC研究開発センター
-
百瀬 寿代
(株)東芝セミコンダクタ社SoC研究開発センター
-
飯島 良介
東芝
-
大黒 達也
東芝セミコンダクター社:広島大学
-
大黒 達也
東芝セミコンダクター社
-
百瀬 寿代
(株)東芝研究開発センターulsi研究所
-
大黒 達也
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
-
百瀬 寿代
(株)東芝 研究開発センター デバイスプロセス開発センター 高性能CMOSデバイス技術開発部
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 窒素高濃度極薄SiON膜のV_改善メカニズム(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 低消費電力LSI用HfSiON-CMOSFET実用化技術(Advanced ULSI Technology, 先端デバイスの基礎と応用に関するアジアワークショップ(AWAD2005))
- 2003 VLSI テクノロジーシンポジウム報告
- SRAMの特徴と今後の動向
- FinFETを用いたhp22nm node SRAMのロバストなデバイス設計(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 90nmノード高性能部分空乏型SOI CMOSデバイス