40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
スポンサーリンク
概要
- 論文の詳細を見る
今回は40nm世代のLow Standby Power CMOSトランジスタ技術を紹介する。微細化によりゲート密度は2100kGate/mm^2を達成した。そしてトランジスタのパワー低減に伴う駆動力劣化を各種アイテムにより改善した。また、混載SRAMはセルサイズを0.195um^2まで縮小し、Hfドーピング技術によって、不純物ばらつきを低減し、歩留まりの改善を実現した。その他、混載アナログデバイスは50%以上のパワーを低減し、また、DFM(Design for Manufacturing)によるsystematicなばらつきを抑制した。そして、前世代に対し50%以上のトータルパワー低減を実現した。
- 2009-01-19
著者
-
中村 典生
Necエレクトロニクス先端デバイス開発事業部
-
池田 昌弘
Necエレクトロニクス先端デバイス開発事業部
-
猪原 正弘
東芝
-
猪原 正弘
東芝セミコンダクターカンパニー
-
本多 健二
東芝セミコンダクターカンパニー
-
中山 武雄
東芝セミコンダクター社システムlsi事業部
-
吉田 健司
東芝セミコンダクター社システムlsi事業部
-
猪原 正弘
東芝セミコンダクター社システムlsi事業部
-
渡辺 竜太
東芝セミコンダクター社システムLSI事業部
-
大石 周
東芝セミコンダクター社システムLSI事業部
-
佐貫 朋也
東芝セミコンダクター社システムLSI事業部
-
君島 秀樹
東芝セミコンダクター社システムLSI事業部
-
岡本 和之
東芝セミコンダクター社システムLSI事業部
-
藤田 悟
東芝セミコンダクター社システムLSI事業部
-
福井 大伸
東芝セミコンダクター社システムLSI事業部
-
大谷 寛
東芝セミコンダクター社システムLSI事業部
-
森藤 英治
東芝セミコンダクター社システムLSI事業部
-
小島 健嗣
東芝セミコンダクター社システムLSI事業部
-
五十嵐 弘文
東芝セミコンダクター社システムLSI事業部
-
吉村 尚郎
東芝セミコンダクター社システムLSI事業部
-
三宅 慎一
NECエレクトロニクス先端デバイス開発事業部
-
平井 友洋
NECエレクトロニクス先端デバイス開発事業部
-
岩本 敏幸
NECエレクトロニクス先端デバイス開発事業部
-
中原 寧
NECエレクトロニクス先端デバイス開発事業部
-
木下 功一
東芝セミコンダクター社システムLSI事業部
-
森本 寿喜
東芝セミコンダクター社システムLSI事業部
-
小林 幸子
東芝セミコンダクター社プロセス技術推進センター
-
姜 帥現
東芝セミコンダクター社プロセス技術推進センター
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
岩井 正明
東芝セミコンダクター社システムLSI事業部
-
松岡 史倫
東芝セミコンダクター社システムLSI事業部
-
岩本 敏幸
NEC シリコンシステム研究所
-
平井 友洋
NEC Electronics Corporation
-
岩本 敏幸
NEC Electronics Corporation
-
古田 健司
東芝セミコンダクター社システムlsi事業部
-
松岡 史倫
東芝
-
池田 昌弘
Necエレクトロニクス
-
佐貫 朋也
株式会社東芝セミコンダクター社システムLSI事業部
-
岩本 俊幸
Nec Electronics Corporation
-
森藤 英治
株式会社東芝セミコンダクター社システムlsi事業部
-
本多 健二
東芝セミコンダクター社システムlsi事業部
-
岩本 俊幸
Necエレクトロニクス先端デバイス開発事業部
-
小林 幸子
東芝セミコンダクター社 プロセス技術推進セ
-
中原 寧
Necエレクトロニクス
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 14nmゲートCMOS技術 : poly-SiGe ゲート電極、及びNiSiを用いた低温プロセスによる性能向上
- 極薄膜NO Oxynitrideゲート絶縁膜とNi SALICIDEプロセスを用いた高性能35nmゲート長CMOS
- 130, 90, 65nm及びそれ以降の多層配線技術における low-k 絶縁膜技術
- 130, 90, 65nm及びそれ以降の多層配線技術におけるlow-k絶縁膜技術
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- ED2000-134 / SDM2000-116 / ICD-2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 高性能45nmノードCMOSFET技術とストレス印加による移動度向上技術のスケーラビリティ(先端CMOSデバイス・プロセス技術)
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果
- 微細化限界を打破する最先端CMOSデバイス技術 (特集 明日を切り開くシステムLSI)
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ストレス技術を加えた不純物偏析Schottkyソース/ドレイントランジスタを用いた0.7VにおけるSRAM特性(メモリ, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Ku帯オンチップマッチシリコンMOSFET MMIC
- C-2-30 Ku帯オンチップマッチSi MOSFET MMIC
- 微細MOSFETを用いたSPSTスイッチ
- 2.4Gb/s CMOSワンチップ光通信受信IC
- 2.4Gb/s CMOS1チップ光受信器
- シリコン上のスパイラルインダクタのモデリング
- チャネル方向と構造起因歪みの組み合わせを用いた45nm世代のための高移動度CMOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- プラズマ窒化プロセスを用いた極薄ゲート絶縁膜形成における反応メカニズムの考察とさらなる薄膜化の検討
- 次世代技術の詳細 45nm世代の論理LSI技術を確立 遅延時間を30%以上短縮 (Cover Story 特集 半導体・新進化論--微細化危機を3次元が救う)
- 吸湿によるヴィア不良のメカニズム及び45nm世代多層配線デザインへの影響(低誘電率層間膜,配線材料及び一般)
- 歪みSi CMOSFETのスケーラビリティと40nmゲート長の高性能な歪みSi CMOSFET技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- 高性能システム・オン・チップを実現する最先端CMOSプロセス「UX5」 (半導体デバイス特集) -- (基盤技術)
- hp22 nm Node Low Operating Power(LOP)向けSub-10nmゲートCMOS技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 0.15μm世代以降のサリサイドプロセス
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- 45nm世代のLSTP SRAMへのNi FUIS電極適用によるしきい値ばらつき抑制効果(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- ED2000-134 / SDM2000-116 / ICD2000-70 SbとInの高角度ハローイオン注入による80nmゲート長CMOSの実現
- 1〜5V動作1Mb Full CMOS SRAMの高速・低スタンバイ電力回路設計
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- Mixed Signal CMOS用HfSiONゲート絶縁膜の最適化(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- HfSiON-CMOSFETの高性能・高信頼性に向けたHf濃度の指針(IEDM特集(先端CMOSデバイス・プロセス技術))
- プラズマ酸化とプラズマ窒化を用いた、低消費電力CMOSデバイス向けHfSiONゲート絶縁膜の形成(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- (110)シリコン基板上に形成した極薄酸化膜CMOSの電気的特性
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 40nmノードCMOSプラットフォーム(UX8) (電子デバイス特集) -- (次世代CMOS基盤技術)
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代以降のVdd,Vthのスケーリング指針の新規提案(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 65nm世代CMOSプラットホームの多層プロセスの開発について : ハイブリッド多層構造の量産実用化(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- セルフスイッチングミキサを用いた1V電源電圧2GHz帯CMOSアップコンバータ
- 完全CMOSプロセスを用いたバイポーラ搭載高速キャッシュSRAM製造プロセスの開発
- 埋め込み素子/ウェル分離を用いた微細Full CMOS型SRAMの開発
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS LSIにおけるCu配線のストレスボイディング現象 : via直下に出来るストレスボイドと配線レイアウトとの関係
- 選択成長層からの固相拡散による浅接合トランジスタ
- Ku帯オンチップマッチシリコンMOSFET MMIC
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 1/f noiseのプロセス依存性 : 高性能アナログ回路の実現に向けて(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- TFT SRAMを用いた3D-FPGAの開発(デザインガイア2010 : VLSI設計の新しい大地)
- プロセス 0.1μm世代(UX6)トランジスタ技術の開発 (半導体デバイス特集) -- (基盤技術)
- レイアウト依存性を考慮したコンパクトモデルの開発(IEDM特集(先端CMOSデバイス・プロセス技術))
- エピタキシャルチャネルMOSFETによるアナログ特性の改善
- Deep UV ハーフトーン型位相シフトマスクにおける位相シフト量と透過率の影響
- Ku帯オンチップマッチシリコンMOSFET MMIC
- 1V高速動作と低スタンバイ電力を両立させた0.5μm完全CMOS SRAM技術
- 高速光近接効果補正/検証システムの開発
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発
- レイアウト依存性を考慮したコンパクトモデルの開発
- High-K/Metal Gate MOSFETsにおける新しいレイアウト依存性(IEDM特集(先端CMOSデバイス・プロセス技術))