CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
スポンサーリンク
概要
- 論文の詳細を見る
CuAl合金シードプロセスを低誘電率層間膜(k=2.4)と低誘電率積層バリア膜(k=3.9)を用いた32nmノード配線構造へ適用し、過剰な配線抵抗上昇のない高信頼性配線を実現した。Cuめっき後アニールを高温・短時間で行うことで、Cuブレイン成長を促進させつつ、CuAl合金シード膜からCuめっき膜中へのAlの過剰な抜けを抑制した。その結果、Al添加による配線抵抗上昇を抑制(pure Cu比で+10%程度に抑制)しつつ、Cu/バリアキャップ膜界面に配線信頼性を向上させるに十分なAlを偏析させることに成功した。本プロセスの適用により、EM寿命向上およびSiV不良抑制効果が実証された。
- 2010-01-29
著者
-
岡田 紀雄
NECエレクトロニクス先端デバイス開発部
-
横川 慎二
ルネサスエレクトロニクス株式会社
-
藤井 邦宏
NECエレクトロンデバイス先端デバイス開発本部(現)NECセミコンダクターズUK
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
相澤 宏一
NEC Electronics Corporation
-
横川 慎二
NECエレクトロニクス
-
井口 学
NECエレクトロニクス株式会社先端デバイス開発部
-
相澤 宏一
NECエレクトロニクス株式会社先端デバイス開発部
-
角原 由美
NECエレクトロニクス株式会社先端デバイス開発部
-
土屋 秀昭
NECエレクトロニクス株式会社先端デバイス開発部
-
戸原 誠人
NECエレクトロニクス株式会社プロセス技術部
-
渡部 忠兆
株式会社東芝半導体研究開発センター
-
藤井 邦宏
Necエレクトロニクス株式会社プロセス技術部
-
岡田 紀雄
Necエレクトロニクス株式会社先端デバイス開発部
-
横川 慎二
Necエレクトロニクス株式会社先端デバイス開発部
-
横川 慎二
Necエレクトロニクス株式会社
-
横川 慎二
電気通信大学
-
角原 由美
Necエレクトロニクス株式会社 先端デバイス開発部
-
井口 学
Necエレクトロニクス株式会社 先端デバイス開発部
-
土屋 秀昭
Necエレクトロニクス株式会社 先端デバイス開発部
-
相澤 宏一
Necエレクトロニクス株式会社 先端デバイス開発部
-
渡部 忠兆
株式会社東芝セミコンダクター社 半導体研究開発センター
関連論文
- 「ガラパゴス化」と国際規格
- 先端デバイスの故障メカニズムと寿命分布(「信頼性・保全性・安全性の事例:材料・部品・デバイス編」〜信頼性ハンドブック出版から10年を経て〜)
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
- ED2000-137 / SDM2000-119 / ICD-2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- ED2000-137 / SDM2000-119 / ICD2000-73 TaおよびTaN積層バリア膜をもつCu/poly-SiダマシンゲートMOSFET
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- 高温スパッタを用いたサブクォーターマイクロンのチタンサリサイド形成技術
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 45nm CMOSアプリケーション毎の配線構造最適化のための設計コンセプト:ASIS(低誘電率層間膜,配線材料及び一般)
- 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
- 5-1 HfSiOxによる仕事関数制御MOSトランジスタにおけるランダム・テレグラフ・ノイズ(セッション5「試験,故障解析,部品,要素技術の信頼性,ハードウェア面」)
- 多層ダマシンCu配線のエレクトロマイグレーション評価 (半導体デバイス特集) -- (基盤技術)
- 3-6 劣化量データの解析方法に関する一考察 : 水晶発振器の周波数データの解析(第41回研究発表会)
- 先端デバイス開発におけるゆらぎとデータ解析(信頼性データの処理)
- 半導体デバイスの信頼性基礎講座(5) : 金属配線の故障物理(信頼性基礎講座)
- 先端LSIにおける配線技術と信頼性(先端LSI技術と信頼性)
- 3.2 サドンデスTEGとOBIRCHを用いたダマシンCu配線のエレクトロマイグレーション評価(セッション3「故障解析・デバイス(2)」)(第16回信頼性シンポジウム発表報文集)
- コンタクト底部のSi表面状態によるコンタクト抵抗の劣化
- シングルダマシンCu配線におけるエレクトロマイグレーション誘起ボイドの発生と成長(低誘電率層間膜,配線材料及び一般)
- サドンデスTEGとOBIRCHを用いたダマシンCu配線のエレクトロマイグレーション評価
- システムLSIの信頼性を測る(信頼性を測る)
- シングルダマシンCu配線におけるパルス電流下のエレクトロマイグレーション挙動(電子部品)
- 2.1 p-MOSFETにおけるNBTIによる劣化予測モデルに関する一考察(セッション2「故障解析・デバイス(1)」)(第16回信頼性シンポジウム発表報文集)
- 2-1 p-MOSFET における NBTI による劣化予測モデルに関する一考察
- 3-2 サドンデス TEG と OBIRCH を用いたダマシン Cu 配線のエレクトロマイグレーション評価
- 信頼性七つ道具--R7(第7回)ワイブル解析
- CVD Ru/TiN/Ti積層ライナー膜を用いた低抵抗高信頼性Cuコンタクトプラグの形成
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発
- 新プリカーサーを用いた低透水性バリアLow-k SiC膜(k
- ロバストLow-k(k〜2.5)配線の開発指針とインテグレーションによる性能検証(配線・実装技術と関連材料技術)
- 日本信頼性学会学会設立20周年記念シンポジウム報告【第24回秋季信頼性シンポジウム】
- 3-3 原子輸送モデルによるCu/Low-k配線のストレス誘起ボイドの解析(セッション3「信頼性試験,データ解析,理論」)
- 日本信頼性学会第21回春季信頼性シンポジウム報告