ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))

スポンサーリンク

概要

• 論文の詳細を見る

• ランダムテレグラフノイズ(RTN)の複雑な波形および統計的挙動の理解の助けとなる新たな解析手法を提案する。時間差プロットを活用することで、複雑な時間波形を見通しよく視覚化することが可能となる。また、フィッティングに基づく手法により、比較的少ない個数のサンプルから統計パラメータを抽出できる。平均トラップ個数の電圧依存性の評価結果を示す。また、測定におけるトラップ検出限界、および「見えない」トラップの製品信頼性における重要性について論じる。

• 社団法人電子情報通信学会の論文
• 2010-01-22

著者

• 林 喜宏

  NECエレクトロニクスLSI基礎開発研究所

• 林 喜宏

  NECシステムデバイス研究所

• 横川 慎二

  ルネサスエレクトロニクス株式会社

• 今井 清隆

  NECエレクトロニクス先端デバイス開発事業部

• 林 喜宏

  日本電気株式会社デバイスプラットフォーム研究所

• 林 喜宏

  日本電気株式会社マイクロエレクトロニクス研究所 超高集積回路研究部

• 横川 慎二

  NECエレクトロニクス

• 林 喜宏

  Necエレクトロニクス Lsi基礎開研

• 南雲 俊治

  NECエレクトロニクス株式会社LSI基礎開発研究所

• 竹内 潔

  NECエレクトロニクス株式会社LSI基礎開発研究所

• 横川 慎二

  Necエレクトロニクス株式会社先端デバイス開発部

• 横川 慎二

  電気通信大学

• HAYASHI Yoshihiro

  Device Platforms Research Labs., NEC.

• 竹内 潔

  ルネサスエレクトロニクス(株)先行研究統括部

• Hayashi Yoshihiro

  Nec Corporation

• Hayashi Yoshihiro

  LSI Fundamental Research Laboratory, NEC Electronics Corporation, 1120 Shimokuzawa, Sagamihara, Kanagawa 229-1198, Japan

• Hayashi Yoshihiro

  System Devices Research Laboratories, NEC Corporation, 1120 Shimokuzawa, Sagamihara, Kanagawa 229-1198, Japan

• Hayashi Yoshihiro

  System Devices Research Laboratories, NEC, 1120 Shimokuzawa, Sagamihara, Kanagawa 229-1198, Japan

• Hayashi Yoshihiro

  System Devices and Fundamental Research, NEC Corporation, 1120, Shimokuzawa, Sagamihara, Kanagawa 229-1198, Japan

• Hayashi Yoshihiro

  Microelectronics Research Laboratories, NEC, 1120, Shimokuzawa, Sagamihara, Kanagawa 229, Japan

関連論文

• 「ガラパゴス化」と国際規格
• 先端デバイスの故障メカニズムと寿命分布(「信頼性・保全性・安全性の事例:材料・部品・デバイス編」〜信頼性ハンドブック出版から10年を経て〜)
• 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
• 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
• グリーンIT対応のフル多孔質low-k配線技術 : 無欠陥化に向けた材料・プロセス・配線構造の統合設計(配線・実装技術と関連材料技術)
• 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
• 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
• 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
• 分極緩和を考慮したFeRAM非線形信頼性予測モデル
• 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
• 層間絶縁膜の空孔構造制御によるULSIデバイスの低消費電力化
• 3次元ソレノイド型インダクタを用いた低電力・超小型LC-VCO
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
• インテリジェントCMP(PNX200 : PASCAL)の開発 第2報 基本構成
• インテリジェントCMP(PNX200 : PASCAL)の開発 第1報 基本概念
• A New Plasma-Enhanced Co-Polymerization (PCP) Technology for Reinforcing Mechanical Properties of Organic Silica Low-k/Cu Interconnects on 300 mm Wafers(低誘電率層間膜,配線材料及び一般)
• 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
• Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• C-12-36 微細CMOS大容量SRAMの高速化のための差動構成オフセットキャンセル型センスアンプ(DOCSA)(C-12.集積回路,一般セッション)
• 陽電子消滅法を用いたポーラスLow-k膜の空孔連結性と吸湿特性の相関(配線・実装技術と関連材料技術)
• Low-kキャップ(k=3.1)を用いた低コスト・高性能Cu配線(k_=2.75)技術(配線・実装技術と関連材料技術)
• 0.1μm ULSI世代の超微細アルミニウム多層配線を実現するAl-CMP技術
• アルミリフロースパッタ埋め込みとCMPによる溝配線形成
• 3. 45nm/32nm世代ULSI対応の最先端配線技術(次世代コンピュータを支える超高速・超高密度インタコネクション技術)
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 100nm世代SOC対応CMOSプロセス
• 1.0V駆動による高性能70nm CMOS技術
• 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線(配線・実装技術と関連材料技術)
• ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
• DVFSのための電圧ステップ幅制御およびリファレンス電圧制御を用いた高速電源電圧制御方式(学生・若手研究会)
• C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
• 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
• CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
• 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
• C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
• SOI基板を用いた5マスクCMOS技術
• SOI基板を用いた5マスクCMOS技術
• Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
• 低速陽電子ビームを用いたCu/low-k配線構造中の欠陥検出(配線・実装技術と関連材料技術)
• 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
• プラズマ重合法によるLow-k有機高分子膜成長技術とその応用( : 低誘電率層間膜及び配線技術)
• 低誘電率有機膜を用いたCuダマシン多層配線プロセス設計とその実証
• プラズマ重合BCB膜成長技術と銅ダマシン配線への適用
• 微細銅配線において車載信頼性を実現するための新抵抗率評価手法(配線・実装技術と関連材料技術)
• 5-1 HfSiOxによる仕事関数制御MOSトランジスタにおけるランダム・テレグラフ・ノイズ(セッション5「試験,故障解析,部品,要素技術の信頼性,ハードウェア面」)
• High Performance SiN-MIM Decoupling Capacitors with Surface-smoothed Bottom Electrodes for High-speed MPUs
• EB直描を用いた先端デバイスの試作
• 多層ダマシンCu配線のエレクトロマイグレーション評価 (半導体デバイス特集) -- (基盤技術)
• 先端デバイス開発におけるゆらぎとデータ解析(信頼性データの処理)
• 半導体デバイスの信頼性基礎講座(5) : 金属配線の故障物理(信頼性基礎講座)
• 先端LSIにおける配線技術と信頼性(先端LSI技術と信頼性)
• 3.2 サドンデスTEGとOBIRCHを用いたダマシンCu配線のエレクトロマイグレーション評価(セッション3「故障解析・デバイス(2)」)(第16回信頼性シンポジウム発表報文集)
• シングルダマシンCu配線におけるエレクトロマイグレーション誘起ボイドの発生と成長(低誘電率層間膜,配線材料及び一般)
• サドンデスTEGとOBIRCHを用いたダマシンCu配線のエレクトロマイグレーション評価
• システムLSIの信頼性を測る(信頼性を測る)
• シングルダマシンCu配線におけるパルス電流下のエレクトロマイグレーション挙動(電子部品)
• 2.1 p-MOSFETにおけるNBTIによる劣化予測モデルに関する一考察(セッション2「故障解析・デバイス(1)」)(第16回信頼性シンポジウム発表報文集)
• 2-1 p-MOSFET における NBTI による劣化予測モデルに関する一考察
• 3-2 サドンデス TEG と OBIRCH を用いたダマシン Cu 配線のエレクトロマイグレーション評価
• 信頼性七つ道具--R7(第7回)ワイブル解析
• 表面改質エッチング技術を用いた高信頼性Cu/Low-k配線
• 目ずれマージンを確保した多層ハードマスク法によるデュアルダマシン形成(低誘電率層間膜,配線材料及び一般)
• Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
• サブ0.1μm次世代LSIにおけるナノ界面制御技術による銅配線信頼性制御技術
• 低誘電率有機膜に銅を埋め込んだ高性能配線プロセスの開発
• Impact of Barrier Metal Sputtering on Low-k SiOCH Films with Various Chemical Structures
• A Metallurgical Prescription Suppressing Stress-induced Voiding (SIV) in Cu lines
• ユビキタス時代に対応したLSIデバイスの構造変革 : RF特性の及ぼす寄生抵抗・容量の影響(配線・実装技術と関連材料技術)
• パワースイングスパッタ法を用いたMOCVD-Cu配線用TaN膜の評価
• 3次元IC (半導体デバイス)
• 低誘電率絶縁膜材料の進化と最先端ULSI多層配線技術
• 安定な多孔質Low-k膜をいかに低コストで実現するか?
• Improvement of Uniformity and Reliability of Scaled-Down Cu Interconnects with Carbon-Rich Low-$k$ Films
• Chip-Level Performance Maximization Using ASIS (Application-Specific Interconnect Structure) Wiring Design Concept for 45nm CMOS Generation(Device,Low-Power, High-Speed LSIs and Related Technologies)
• Precise Taper-Angle-Control of Via Holes for Reliable Scaled-Down Low-$k$/Cu Interconnects
• Porous Low-$k$ Impacts on Performance of Advanced LSI Devices with GHz Operations
• CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発
• 耐水性分子細孔SiOCH膜中に形成された高信頼CoWBメタル被覆Cu配線
• 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
• RTNトラップ位置・エネルギー・振幅・時定数の統計分布評価(IEDM特集(先端CMOSデバイス・プロセス技術))
• A New Differential-Amplifier-Based Offset-Cancellation Sense Amplifier for Speed-Improvement of High-Density Static Random Access Memories in Scaled-Down Complementary Metal–Oxide–Semiconductor Technology
• Surface Control of Bottom Electrode in Ultra-Thin SiN Metal–Insulator–Metal Decoupling Capacitors for High Speed Processors
• Extrasmall-Area Three-Dimensional Solenoid-Shaped Inductor Integrated into High-Speed Signal Processing Complementary Metal–Oxide–Semiconductor Ultralarge-Scale Integrated Circuits
• 日本信頼性学会学会設立20周年記念シンポジウム報告【第24回秋季信頼性シンポジウム】
• A Novel Multilayered Ni–Zn-Ferrite/TaN Film for RF/Mobile Applications
• Mechanical Property Control of Low-$k$ Dielectrics for Diminishing Chemical Mechanical Polishing (CMP)-Related Defects in Cu-Damascene Interconnects
• Defectless Monolithic Low-$k$/Cu Interconnects Produced by Chemically Controlled Chemical Mechanical Polishing Process with In situ End-Point-Detection Technique
• Microstructure Control of Low-Loss Ni–Zn Ferrite by Low-Temperature Sputtering for On-Chip Magnetic Film
• Effects of the Metallurgical Properties of Upper Cu Film on Stress-Induced Voiding (SIV) in Cu Dual-Damascene Interconnects
• Ultrauniform Chemical Mechanical Polishing (CMP) Using a "Hydro Chuck", Featured by Wafer Mounting on a Quartz Glass Plate with Fully Flat, Water-Supported Surface
• Impact of Barrier Metal Sputtering on Physical and Chemical Damages in Low-$k$ SiOCH Films with Various Hydrocarbon Content
• Analysis of Processing Damage on a Ferroelectric SrBi2Ta2O9 Capacitor for Ferroelectric Random Access Memory Device Fabrication
• 3-3 原子輸送モデルによるCu/Low-k配線のストレス誘起ボイドの解析(セッション3「信頼性試験,データ解析,理論」)
• A Novel Gate Electrode Structure for Reduction of Gate Resistance of Sub-0.1 μm RF/Mixed-Signal Metal Oxide Semiconductor Field-Effect Transistors
• 日本信頼性学会第21回春季信頼性シンポジウム報告

もっと見る 閉じる

スポンサーリンク