C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
スポンサーリンク
概要
- 論文の詳細を見る
- 社団法人電子情報通信学会の論文
- 1999-08-16
著者
-
大西 秀明
Nec Ulsiデバイス開発研究所
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
堀内 忠彦
NEC ULSIデバイス開発研究所
-
今井 清隆
NEC ULSIデバイス開発研究所
-
堀内 忠彦
Necエレクトロンデバイス先端デバイス開発本部
-
山口 謙介
NEC ULSIデバイス開発研究所
-
獅子口 清一
NEC ULSIデバイス開発研究所
-
君塚 直彦
NEC ULSIデバイス開発研究所
-
獅子口 清一
Nec Ulsi デバイス開発研究所
-
君塚 直彦
Necエレクトロニクス、先端デバイス開発事業部
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- TiN/Ti積層膜を用いたAr雰囲気熱処理によるTiサリサイド形成方法の検討
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- チタン・シリサイドプロセスにおける構造相転移の問題について
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 低電圧BiCMOS用チャージポンプ回路
- 90nmCMOS用ポリSiGeゲート電極技術 (半導体デバイス特集) -- (基盤技術)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発
- MOS-FETの微細化に関わるイオン注入技術