低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
スポンサーリンク
概要
- 論文の詳細を見る
低消費電力65nm-node向けに高いIon/Istandby比を有するpoly-Si/a-Si/HfSiON構造トランジスタ技術を開発した。チャネル及びhalo注入条件の最適化により、Vdd=1.2VでIon=520uA及びIstandby=17pAという現在までの報告の中で最も高いIon/Istandby比を実現した。また、HfSiONの信頼性を大幅に改善する技術として、HfSiONとポリシリコン電極の間に、薄いアモルファスシリコン層を導入する技術を提案する。これにより、HfSiONの信頼性で大きな課題となっているPBTI寿命を2桁改善することに成功した。
- 社団法人電子情報通信学会の論文
- 2004-08-13
著者
-
山本 一郎
NECエレクトロニクス(株)先端プロセス事業部
-
小倉 卓
Necエレクトロニクス株式会社
-
小倉 卓
(株)genusion
-
今井 清隆
NECエレクトロニクス先端デバイス開発事業部
-
山縣 保司
NECエレクトロニクス、先端デバイス開発事業部
-
藤枝 信次
日本電気株式会社デバイスプラットフォーム研究所
-
岩本 敏幸
NEC シリコンシステム研究所
-
藤枝 信次
「応用物理」編集委員会
-
藤枝 信次
Ecシリコノシステム研究所
-
藤枝 信次
日本電気(株)システムデバイス研究所
-
藤枝 信次
日本電気株式会社システムデバイス研究所
-
君塚 直彦
NECエレクトロンデバイス先端デバイス開発本部
-
安田 有里
NECエレクトロニクス、先端デバイス開発事業部
-
岩本 敏幸
NEC、システムデバイス研究所
-
藤枝 信次
NEC、システムデバイス研究所
-
小倉 卓
NEC、システムデバイス研究所
-
辰巳 徹
NEC、システムデバイス研究所
-
渡辺 啓仁
NEC、システムデバイス研究所
-
今井 清隆
NEC、システムデバイス研究所
-
渡辺 啓仁
日本電気株式会社
-
山本 一郎
Necエレクトロニクス、先端デバイス開発事業部
-
山本 一郎
Necエレクトロニクス 先端デバイス開発事業部
-
岩本 俊幸
Nec Electronics Corporation
-
辰巳 徹
日本電気株式会社
-
山縣 保司
Necエレクトロニクス株式会社先端デバイス開発部
-
君塚 直彦
Necエレクトロニクス、先端デバイス開発事業部
関連論文
- 40nm low standby power CMOS技術(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 2.2 SiO_2/Si中水素のLSI長期信頼性への影響(セッション2「故障解析・デバイス(1)」)(第16回信頼性シンポジウム発表報文集)
- 2-2 SiO_2/Si 中水素の LSI 長期信頼性への影響
- 極微細MOSトランジスタのプロセス誘起応力に関する有限要素解析 : 有限要素応力解析と収束電子線回折によるその妥当性の検討(材料の内部構造と力学特性)
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 極薄プラズマ酸窒化膜MOSFETのNBTI信頼性に対する窒素プロファイルとフッ素注入の効果(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 実用化に向けた高温超伝導材料技術の構築
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 100nm世代SOC対応CMOSプロセス
- 1.0V駆動による高性能70nm CMOS技術
- 最先端リソグラフィー技術と Gate-first MG/HK プロセス技術を用いたコスト競争力のある32nm世代 CMOS Platform Technology
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 45nm世代SRAM向けHfSiOxを用いたしきい値電圧ばらつきの低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発(配線・実装技術と関連材料技術)
- 極薄ゲート酸化膜への窒素導入がNBTIに及ぼす影響
- C-11-1 低エネルギーヒ素注入とリンの混合注入によるソース/ドレイン形成技術
- SOI基板を用いた5マスクCMOS技術
- SOI基板を用いた5マスクCMOS技術
- 不純物トラップメモリによる電荷の面内再分配抑制と高温保持力向上(新メモリ技術とシステムLSI)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 極薄シリコン酸窒化膜欠陥の微視的構造の評価
- 共鳴核反応法で見るSiO_2/Si界面近傍の水素の挙動
- Si 基板上の Al 膜配向性がショットキー特性に及ぼす影響
- 7.不揮発性半導体メモリ(大容量化が進むストレージ技術)
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- MIM(Metal-Insulator-Metal)キャパシタを用いた混載DRAMデバイステクノロジー(新メモリ技術とシステムLSI)
- 90nmCMOS用ポリSiGeゲート電極技術 (半導体デバイス特集) -- (基盤技術)
- ポストスケーリング技術の現在
- 近接場光が拓くナノフォトニクスの新展開
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- TEOSを原料としてリモートプラズマCVD法により作製したSiO_2膜の電流伝導機構
- リモートプラズマCVD法による高品質SiO_2膜の低温形成とSi-MOSFETへの応用
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- 半導体メモリー用HSG-Siキャパシタの開発
- 31a-WC-10 Si/Ge界面2x1秩序構造のHREM, GID観察
- 半球状グレインポリシリコンの形成機構
- CuAl合金配線を適用した32nmノード対応高信頼性配線技術の開発
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)