組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
スポンサーリンク
概要
- 論文の詳細を見る
Niフルシリサイド電極とHfSiONゲート絶縁膜を組み合わせたMOSトランジスタのしきい値電圧(Vth)制御技術を新たに開発した。シリサイド化前のPoly-Si上のNi膜厚を変えるだけで、結晶相の異なるNiシリサイドを形成可能であり、これを利用してNiシリサイドの組成を制御することで実効仕事関数の変調が可能であることを見出した。HfSiON上のNi3Si、NiSi2電極の実効仕事関数は、それぞれ4.8eV、4.4eVであり、PMOSにNi3Si電極を、NMOSにNiSi2電極を用いることで、HfSiONゲート絶縁膜トランジスタのVthをLSTPおよびLOPに求められる±0.5∿0.3Vに設定可能であることを示した。反転領域の酸化膜換算容量膜厚は2nmで、ゲートリーク電流はSiO_2に対して5桁低減し、キャリア移動度はPoly-Si電極を用いたトランジスタの特性に対してほとんど劣化がないことを実証した。
- 2005-01-14
著者
-
五十嵐 信行
NEC(株)システムデバイス研究所
-
高橋 健介
NECシステムデバイス研究所
-
長谷 卓
NECシステムデバイス研究所
-
辰巳 徹
NECシステムデバイス研究所
-
高橋 健介
日本電気株式会社
-
五十嵐 多恵子
日本電気(株)システムデバイス研究所
-
五十嵐 信行
日本電気株式会社システムデバイス研究所
-
五十嵐 信行
NECシステムデバイス研究所
-
間部 謙三
NECシステムデバイス研究所
-
望月 康則
Necシステムデバイス研究所
-
五十嵐 多恵子
NECシステムデバイス研究所
-
吉原 拓也
NECシステムデバイス研究所
-
渡部 平司
NECシステムデバイス研究所
-
間部 謙三
日本電気株式会社
-
辰巳 徹
日本電気株式会社
関連論文
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 27p-ZF-8 可視発光Siの作製と物性 : イオン照射フッ酸処理法と陽極化成法
- 不純物トラップメモリによる電荷の面内再分配抑制と高温保持力向上(新メモリ技術とシステムLSI)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- TEMエネルギー損失分光を用いたhigh-k絶縁膜の誘電的性質の評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 組成制御Niフルシリサイド電極とHfSiON高誘電率ゲート絶縁膜を用いた低消費電力MOSトランジスタ (特集 次世代半導体製造のための新プロセス技術・新材料)
- 電子ビーム励起表面反応を用いたナノメータエッチング
- 特集企画にあたって
- シリコン酸化膜の原子スケール評価とAtomic Layer Depositionによる高誘電体薄膜形成
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- HfO_2/SiO_2界面の熱安定性のHAADF-STEM評価 : Hf分布の定量的測定と拡散係数の決定
- Si酸窒化膜/Si(001)界面研究の最近の展開
- Sio_2/Si 界面構造の原子スケール直接観察
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- 22aWB-9 SiO_2/Si(001)界面構造の原子スケール直接観察
- HREM断面観察を用いたSiO_2/Si界面平坦性の定量測定
- 半導体メモリー用HSG-Siキャパシタの開発
- 31a-WC-10 Si/Ge界面2x1秩序構造のHREM, GID観察
- 半球状グレインポリシリコンの形成機構