ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
スポンサーリンク
概要
- 論文の詳細を見る
シャロウ・トレンチ・アイソレーション(STI)は、微細素子領域を実現するために有効な技術であるが、チャネル幅が狭い場合、逆狭チャネル効果や信頼性劣化が生じることが分かった。これは、STIと接するチャネル端部にSi<100>面と異なる面方位が生じ、従来の酸化法では酸化膜成長速度に面方位依存性があるため、局所的にゲート酸化膜の膜厚が薄くなるためである。一方、反応性の強いラジカル酸素は、酸化速度に面方位依存性がないため、均一な膜厚かつ高信頼なゲート酸化膜を形成できることが分かった。酸化膜厚が1.5nm以下では、チャネル幅が狭いほど信頼性改善効果が小さくなるが、ラジカル窒素による窒化処理を施すことにより、酸化膜換算膜厚を変えずに信頼性の弱い部分を含む酸化膜全体を強化できることが分かった。従って、ラジカル酸素・窒素によるゲート酸窒化膜は、STIを用いたトランジスタにおいて逆狭チャネル効果を抑制し、低リークかつ高信頼な1.3〜1.7nmゲート絶縁膜を形成できることが分かった。
- 社団法人電子情報通信学会の論文
- 2002-01-14
著者
-
成広 充
NECシステムデバイス研究所
-
成廣 充
日本電気株式会社システムデバイス研究所
-
新井 浩一
日本電気株式会社システムデバイス研究所
-
山本 豊二
MIRAI-ASET
-
山本 豊二
NEC(株)システムデバイス研究所
-
山本 豊二
NECシリコンシステム研究所
-
山本 豊二
日本電気株式会社シリコンシステム研究所
-
最上 徹
Nec シリコンシステム研究所
-
東郷 光洋
NECエレクトロニクス株式会社
-
寺井 真之
早稲田大学
-
寺井 真之
日本電気株式会社デバイスプラットフォーム研究所
-
東郷 光洋
日本電気株式会社 シリコンシステム研究所
-
渡部 宏治
日本電気株式会社 シリコンシステム研究所
-
深井 利憲
日本電気株式会社 シリコンシステム研究所
-
辰巳 徹
日本電気株式会社 シリコンシステム研究所
-
最上 徹
日本電気株式会社 シリコンシステム研究所
-
最上 徹
Necシステムデバイス研究所
-
深井 利憲
Necエレクトロニクス
-
渡部 宏治
日本電気株式会社システムデバイス研究所
-
辰巳 徹
日本電気株式会社
-
Terai Masayuki
Department Of Applied Physics Waseda University
関連論文
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 密度変調Low-k膜を用いた32nm世代対応Cu配線技術(配線・実装技術と関連材料技術)
- 低コストと高性能を両立させた65nmノード対応多層配線技術(ゲート絶縁膜,容量膜,機能膜及びメモリ技術)
- 極薄ポアシールを用いた65nm-node対応多層配線(低誘電率層間膜,配線材料及び一般)
- 低酸素Cu合金を用いた45nm世代LSI対応デュアルダマシン配線(低誘電率層間膜,配線材料及び一般)
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路・シミュレーション及び一般)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- Physical model for reset state of Ta2O5/TiO2-stacked resistance random access memory (Special issue: Solid state devices and materials)
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 0.15μm CMOSトランジスタの特性
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 極薄プラズマ酸窒化膜MOSFETのNBTI信頼性に対する窒素プロファイルとフッ素注入の効果(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 2/3インチ200万画素IT-CCDイメージセンサ : 情報入力,コンシューマエレクトロニクス
- HDTV用200万画素FIT-OODイメージセンサ : 情報入力,コンシューマエレクトロニクス
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 1.0V駆動による高性能70nm CMOS技術
- Low-k/Cu デュアルダマシンコンタクトによる40nm MOSFET高周波性能向上
- 40nmノードCMOSプラットフォーム(UX8) (電子デバイス特集) -- (次世代CMOS基盤技術)
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- Breakdown Mechanisms and Lifetime Prediction for 90-nm-Node Low-Power HfSiON/SiO_2 CMOSFETs
- Influence of Charge Traps within HfSiON Bulk on Positive and Negative Bias Temperature Instability of HfSiON Gate Stacks
- 1.2nm HfSiON/SiON Stacked Gate Insulators for 65-nm-Node MISFETs
- Breakdown Mechanisms and Lifetime Prediction for 90nm-node Low-power HfSiON/SiO_2 CMOSFETs
- Influences of Traps within HfSiON Bulk on Positive- and Negative-Bias Temperature Instability of HfSiON Gate Stacks
- 1.2nm HfSiON/SiON stacked gate insulators for 65nm-node MISFETs
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- グラファイト・ナノリボンの電子構造
- グラファイト・ナノクリスタルおよびグラファイト・ナノリボンの作製
- Ni(111)表面上単原子層グラファイトの構造解析
- 3p-J-12 単原子層h-BNに被膜されたNi(111)表面上におけるグラファイト吸着層の成長及び電子状態の観察
- 3a-K-3 Ni(111)表面上のグラファイト及びh-BN単原子層膜の構造解析
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 1/2インチ768×492素子CCDイメージセンサ
- 縦形オーバフロー構造インターラインCCDイメージセンサ
- 3-7 p^+np^-構造フォトダイオードを用いたIL-CCDセンサの残像特性
- 4)高性能インターライン転送方式CCDイメージセンサ(テレビジョン電子装置研究会(第86回))
- 高性能インターライン転送方式CCDイメージセンサ
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- HfO_2/SiO_2界面の熱安定性のHAADF-STEM評価 : Hf分布の定量的測定と拡散係数の決定
- Si酸窒化膜/Si(001)界面研究の最近の展開
- Sio_2/Si 界面構造の原子スケール直接観察
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- 22aWB-9 SiO_2/Si(001)界面構造の原子スケール直接観察
- HREM断面観察を用いたSiO_2/Si界面平坦性の定量測定
- 半導体メモリー用HSG-Siキャパシタの開発
- 31a-WC-10 Si/Ge界面2x1秩序構造のHREM, GID観察
- 半球状グレインポリシリコンの形成機構
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
- Atomic Structural Analysis of a Monolayer Epitaxial Film of Hexagonal Boron Nitride/Ni(111) studied by LEED Intensity Analysis(Interfaces by various techniques)
- Effects of Si/Ni composition ratio of NixSiy gate electrode and Hf/Si composition ratio of Hf-based high-k insulator on threshold voltage controllability and mobility of metal-oxide-semiconductor field-effect transistors
- A Parallel Method to Extract Critical Areas of Net Pairs for Diagnosing Bridge Faults
- サマリー・アブストラクト