反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)

スポンサーリンク

概要

• 論文の詳細を見る

• 反転層の量子化サブバンドを考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーションの手法を用いて、一軸応力を印加したnMOSFETのドレイン電流を計算。{100}面上のnMOSFETにチャネル方向一軸性伸張歪を印加した場合,オン電流増大率は<110>軸チャネルでは増加するものの、<100>では比較的早く低いレベルで飽和するという計算結果となった。これら電流増減及び増大率飽和の物理機構にういてモンテカルロシミュレーションの統計的解析結果を示した。

• 社団法人電子情報通信学会の論文
• 2006-09-19

著者

• 江崎 達也

  広島大学大学院先端物質科学研究科

• 江崎 達也

  広島大学

• 羽根 正巳

  NEC(株)システムデバイス研究所

• 池澤 健夫

  NEC情報システムズ

• 河田 道人

  NEC情報システムズ

• 山本 豊二

  MIRAI-ASET

• 山本 豊二

  NEC(株)システムデバイス研究所

• 山本 豊二

  NECシリコンシステム研究所

• 河田 道人

  株式会社nec情報システムズ

• 羽根 正巳

  NECエレクトロニクス株式会社LSI基礎開発研究所

• 羽根 正己

  日本電気(株)システムデバイス研究所

• 羽根 正巳

  Necシステムデバイス・基礎研究本部

• 羽根 正巳

  日本電気株式会社システムデバイス研究所

• 池澤 健夫

  株式会社NEC情報システムズ

• 羽根 正巳

  ルネサスエレクトロニクス先行研究統括部

関連論文

• ナノスケールMOSFETチャネル中の引力型イオンがデバイス電気特性に与える影響(プロセス・デバイス・回路シミュレーション及び一般)
• 粗視化手法を用いた極微細MOSFETの量子輸送シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
• Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
• (110)面基板上に作製したサブ100nm CMOSの電気特性
• (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
• MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路・シミュレーション及び一般)
• MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路シミュレーション及び一般)
• 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
• 0.15μm CMOSトランジスタの特性
• GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
• Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
• ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 飽和V_ばらつきの解析とそのSRAMへの影響評価(IEDM特集(先端CMOSデバイス・プロセス技術))
• フルバンド・デバイスシミュレーションによる歪みSiGe/Si-pMOSFETのキャリア輸送特性解析(プロセス・デバイス・回路シミュレーション及び一般)
• GIDLを考慮したLSTP向けFinFETの設計(先端CMOSデバイス・プロセス技術)
• [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• advancing front法を用いた三次元格子生成における安定性の向上
• advancing front法を用いた三次元格子生成における安定性の向上
• 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
• Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
• 2005 SISPAD会議報告
• Ge-pMOSFETにおける正孔輸送特性の歪み依存性解析(プロセス・デバイス・回路シミュレーション及び一般)
• Ge-pMOSFETにおける正孔輸送特性の歪み依存性解析(プロセス・デバイス・回路シミュレーション及び一般)
• 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
• 不活性化による格子間シリコンの放出を考慮したヒ素のペア拡散モデル
• イオン注入後の熱処理による転位ループ成長とボロン再分布の検討
• 半導体デバイスの新しいシミュレーション技術〔I〕 : 微細CMOSのシミュレーション技術(1) : CMOSデバイスシミュレーションの高精度化
• 原子レベルプロセスデバイスシミュレーションの進展と応用 : 微細MOSFETの真性ばらつき解析
• 粗視化手法を用いた極微細MOSFETの量子輸送シミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
• 26a-ZG-4 量子細線における光学フォノン散乱による電子移動度の計算
• シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
• 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
• 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
• ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
• ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
• Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
• InGaZnOのチャネルの酸素制御とGate/Drain Offset構造によるBEOLトランジスタの高信頼化(配線・実装技術と関連材料技術)
• パワーデバイス混載ミックスシグナルLSIテクノロジ : 高性能かつ高信頼度BiC-DMOSデバイス開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス

もっと見る 閉じる

スポンサーリンク