GIDLを考慮したLSTP向けFinFETの設計(<IEDM特集>先端CMOSデバイス・プロセス技術)
スポンサーリンク
概要
- 論文の詳細を見る
hp45ノードLSTP向け(L_g=25nm)のダブルゲート, ノンドープチャネルFinFETの設計をGIDLを考慮した三次元デバイスシミュレーションにより行った.濃度勾配が緩やかでゲート端からオフセットしたS/Dを用いることでオン電流の劣化を最小限に抑えつつGIDLを低減する.S/Dプロファイルの横方向広がりおよびオフセット長を最適化することによりITRSのオン電流およびオフ電流の目標値を達成することが可能である.
- 社団法人電子情報通信学会の論文
- 2006-01-13
著者
-
田中 克彦
MIRAI-Selete
-
竹内 潔
NECエレクトロニクス株式会社LSI基礎開発研究所
-
田中 克彦
日本電気(株)システムデバイス研究所
-
竹内 潔
日本電気(株)システムデバイス研究所
-
羽根 正己
日本電気(株)システムデバイス研究所
-
竹内 潔
ルネサスエレクトロニクス(株)先行研究統括部
関連論文
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
- 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
- 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路・シミュレーション及び一般)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 0.15μm CMOSトランジスタの特性
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 2009SISPADレビュー(プロセス・デバイス・回路シミュレーション及び一般)
- C-11-2 垂直電界に関するバルクMOSFETとSOI-MOSFETの比較
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 真性チャネルSOI-MOSFETのV_ばらつきに対する電界の二次元効果の影響
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- ランダムテレグラフノイズの包括的理解に向けた新解析手法の提案とその応用(IEDM特集(先端CMOSデバイス・プロセス技術))
- 飽和V_ばらつきの解析とそのSRAMへの影響評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- フルバンド・デバイスシミュレーションによる歪みSiGe/Si-pMOSFETのキャリア輸送特性解析(プロセス・デバイス・回路シミュレーション及び一般)
- GIDLを考慮したLSTP向けFinFETの設計(先端CMOSデバイス・プロセス技術)
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- MOSFETの特性に及ぼす速度飽和領域の影響
- C-11-1 微細MOSトランジスタの特性ばらつきの研究(C-11.シリコン材料・デバイス,一般セッション)
- インバータセルにおけるSingle-Event-Transientパルス発生のモデリング(プロセス・デバイス・回路シミュレーション及び一般)
- advancing front法を用いた三次元格子生成における安定性の向上
- advancing front法を用いた三次元格子生成における安定性の向上
- Control Volume法における3D格子点配置に関する考察
- モンテカルロデバイスシミュレーションにおけるエネルギー分布関数の高精度化手法
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- Ge-pMOSFETにおける正孔輸送特性の歪み依存性解析(プロセス・デバイス・回路シミュレーション及び一般)
- Ge-pMOSFETにおける正孔輸送特性の歪み依存性解析(プロセス・デバイス・回路シミュレーション及び一般)
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 不活性化による格子間シリコンの放出を考慮したヒ素のペア拡散モデル
- イオン注入後の熱処理による転位ループ成長とボロン再分布の検討
- 微細MOSFETの特性ばらつきに関する最近の動向について
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- RTNトラップ位置・エネルギー・振幅・時定数の統計分布評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- 微細MOSデバイスのばらつき(招待講演,学生・若手研究会)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)