素子微細化が真性半導体ボディSOI-MOSFETのI_<ON>向上効果に与える影響
スポンサーリンク
概要
- 論文の詳細を見る
- 2001-03-08
著者
-
黄 俐昭
Necシリコンシステム研究所
-
最上 徹
Necシリコンシステム研究所
-
最上 徹
日本電気(株) マイクロエレクトロニクス研究所
-
黄 俐昭
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
武村 久
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
竹内 潔
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
最上 徹
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
竹内 潔
NECエレクトロニクス株式会社LSI基礎開発研究所
-
黄 俐昭
Necマイクロエレクトロニクス研究所
-
Koh R
Silicon Systems Research Labs.
-
Koh Risho
Silicon Systems Research Laboratories Nec Corporation
-
Koh Risho
Microelectronics Reserch Laboratory Nec Corp.
-
Koh Risho
Microelectronics Research Laboratories Nec Corporation
-
Koh Risho
Microelectronics Research Labs. Nec Corp.
-
Koh Risho
Silicon Systems Research Laboratory Nec Corporation
-
Koh Risho
Microelectronics Res. Labs. Nec Corp.
関連論文
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
- 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
- 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- 0.15μm CMOSトランジスタの特性
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価