Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
スポンサーリンク
概要
- 論文の詳細を見る
- 2005-03-10
著者
-
江崎 達也
広島大学
-
羽根 正巳
NEC(株)システムデバイス研究所
-
池澤 健夫
NEC情報システムズ
-
山本 豊二
MIRAI-ASET
-
若林 整
NEC
-
江崎 達也
NEC
-
阪本 利司
NEC
-
川浦 久雄
NEC
-
五十嵐 信行
NEC
-
竹内 潔
NEC
-
山本 豊二
NEC
-
若林 整
NEC(株)システムデバイス研究所
-
五十嵐 信行
NEC(株)システムデバイス研究所
-
山本 豊二
NEC(株)システムデバイス研究所
-
山本 豊二
NECシリコンシステム研究所
-
若林 整
NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
川浦 久雄
日本電気(株)ビジネスイノベーションセンター
-
阪本 利司
日本電気(株)デバイスプラットフォーム研究所
-
阪本 利司
Necデバイスプラットフォーム研究所
-
若林 整
ソニー(株)
-
竹内 潔
NECエレクトロニクス株式会社LSI基礎開発研究所
-
羽根 正巳
NECエレクトロニクス株式会社LSI基礎開発研究所
-
羽根 正己
日本電気(株)システムデバイス研究所
-
羽根 正巳
Necシステムデバイス・基礎研究本部
-
羽根 正巳
Nec シリコンシステム研
-
羽根 正巳
日本電気株式会社システムデバイス研究所
-
阪本 利司
Nec 基礎・環境研
-
阪本 利司
日本電気(株)基礎・環境研究所
-
池澤 健夫
株式会社NEC情報システムズ
-
竹内 潔
ルネサスエレクトロニクス(株)先行研究統括部
-
羽根 正巳
ルネサスエレクトロニクス先行研究統括部
関連論文
- hp32/22nmノードに向けたFEOLの技術動向 (特集 半導体プロセスを支える製造・試験装置と材料)
- 微細トランジスタにおける特性ばらつきの現状と将来動向(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 新規格化法を用いた工場/製品/水準間比較によるシリコンMOSFETのランダムしきい値ばらつき評価
- 新規格化法を用いたファブ/テクノロジ/水準間比較によるランダムしきい値ばらつき評価(IEDM(先端CMOSデバイス・プロセス技術))
- ナノブリッジのCu配線への埋め込み技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- 微細MOSデバイスにおけるランダムばらつき(プロセス・デバイス・回路シミュレーション及び一般)
- 1.MOSトランジスタのスケーリングに伴う特性ばらつき(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 増大する微細MOSトランジスタの特性ばらつき : 現状と対策
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路・シミュレーション及び一般)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- SET多値メモリの高温動作化に向けたゲート-アイランド間結合容量の制御
- 固体電解質を用いた3端子型ナノメートル金属スイッチ
- 3023 フェンス状ナノ構造配列を用いたDNA分離用マイクロ流路における分子の運動解析(J21 マイクロナノ理工学,J21 マイクロナノ理工学)
- 固体電解質ナノスイッチ
- 3端子固体電解質ナノスイッチ(新型不揮発性メモリ)
- 固体電解質を用いたナノスイッチ(新メモリ技術,メモリ応用技術,一般)
- 高性能LSIの機能切り替えを可能にするスイッチ素子 (特集 ここまできたモバイルITの材料技術--ユビキタス社会の基盤を支えるのはこれだ!)
- ナノバイオチップによるDNA分離
- [招待講演]ナノリソグラフィー技術のデバイス応用
- SC-9-7 単一電子トランジスタを用いた多値記憶素子
- 微細MOSFET中のキャリア伝導
- ナノスケールMOSトランジスタと多値単一電子メモリの研究 (特集:Siナノデバイス)
- 14nmゲートEJ-MOSFETの作製と電気的特性の評価
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 0.15μm CMOSトランジスタの特性
- 電気化学反応を用いた金属ナノワイヤーの形成とそのデバイス応用
- LSI回路の再構成を可能とするナノブリッジ (ナノテクノロジー特集) -- (エレクトロニクス・フォトニクス)
- 固体電解質メモリー
- 14 nmゲート EJ-MOSFETの作製と電気的特性の評価
- ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
- ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
- [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
- (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- 30p-Q-11 強磁場下クローン振動の遠赤外光応答
- 30p-Q-11 強磁場下クーロン振動の遠赤外光応答
- 7a-N-4 強磁場下量子ドットでのクーロン振動
- 7a-N-4 強磁場下量子ドットでのクローン振動
- 30nmゲート長EJ-MOSFETの作製
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- SRAM : 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- SRAM: 低電圧化とばらつきへの挑戦(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- C-11-2 垂直電界に関するバルクMOSFETとSOI-MOSFETの比較
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 真性チャネルSOI-MOSFETのV_ばらつきに対する電界の二次元効果の影響
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- ナノブリッジのCu配線への埋め込み技術(低電圧/低消費電力技術、新デバイス・回路とその応用)
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 不純物トラップメモリによる電荷の面内再分配抑制と高温保持力向上(新メモリ技術とシステムLSI)
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- TEMエネルギー損失分光を用いたhigh-k絶縁膜の誘電的性質の評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- イオン注入後の熱処理による転位ループ成長とボロン再分布の検討
- [招待講演]ナノリソグラフィー技術のデバイス応用
- 微細MOSFET中のキャリア伝導
- 30nmゲート長EJ-MOSFETの作製
- High-k絶縁膜の技術トレンド (マテリアルフォーカス:エレナノ 「High-K絶縁膜」を改質するマテリアル開発の技術トレンド)
- Sub-50-nm CMOS技術と電源電圧最適化
- マサチューセッツ工科大学滞在記
- 1次元細線における単一電子トラップ
- 1次元細線における単一電子トラップ
- SET多値メモリの高温動作化に向けたゲート-アイランド間結合容量の制御
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- HfO_2/SiO_2界面の熱安定性のHAADF-STEM評価 : Hf分布の定量的測定と拡散係数の決定
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 相補型原子スイッチを用いた不揮発プログラマブルセルとその回路マッピング実証(IEDM特集(先端CMOSテバイス・プロセス技術))
- 原子移動型スイッチを使ったスマート配線技術と低電力再構成回路への応用(配線・実装技術と関連材料技術)
- 相補型原子スイッチを用いたプログラマブルロジックでのRTL記述からの回路マッピング(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)