SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
スポンサーリンク
概要
- 論文の詳細を見る
- 2007-03-01
著者
-
渡辺 啓仁
日本電気ULSIデバイス開発研究所
-
辰巳 徹
日本電気(株)
-
小倉 卓
Necエレクトロニクス株式会社
-
小倉 卓
(株)genusion
-
五十嵐 信行
NEC(株)システムデバイス研究所
-
渡部 宏治
日本電気株式会社 シリコンシステム研究所
-
高橋 健介
日本電気株式会社
-
忍田 真希子
日本電気(株)システムデバイス研究所
-
五十嵐 信行
日本電気(株)システムデバイス研究所
-
渡辺 啓仁
日本電気(株)システムデバイス研究所
-
忍田 真希子
日本電気株式会社システムデバイス研究所
-
渡部 宏治
日本電気株式会社システムデバイス研究所
-
渡辺 啓仁
日本電気株式会社
-
西藤 哲史
日本電気株式会社
-
間部 謙三
日本電気株式会社
-
寺島 浩一
日本電気
-
小倉 卓
日本電気
-
寺島 浩一
日本電気株式会社システムデバイス研究所
-
辰巳 徹
日本電気株式会社
-
五十嵐 信行
日本電気
-
渡部 宏治
日本電気
-
忍田 真希子
日本電気
関連論文
- Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス
- スマートカードLSI混載用128KビットFeRAMマクロ
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)