SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
スポンサーリンク
概要
- 論文の詳細を見る
- 2007-03-01
著者
-
渡辺 啓仁
日本電気ULSIデバイス開発研究所
-
辰巳 徹
日本電気(株)
-
小倉 卓
Necエレクトロニクス株式会社
-
小倉 卓
(株)genusion
-
五十嵐 信行
NEC(株)システムデバイス研究所
-
渡部 宏治
日本電気株式会社 シリコンシステム研究所
-
高橋 健介
日本電気株式会社
-
忍田 真希子
日本電気(株)システムデバイス研究所
-
五十嵐 信行
日本電気(株)システムデバイス研究所
-
渡辺 啓仁
日本電気(株)システムデバイス研究所
-
忍田 真希子
日本電気株式会社システムデバイス研究所
-
渡部 宏治
日本電気株式会社システムデバイス研究所
-
渡辺 啓仁
日本電気株式会社
-
西藤 哲史
日本電気株式会社
-
間部 謙三
日本電気株式会社
-
寺島 浩一
日本電気
-
小倉 卓
日本電気
-
寺島 浩一
日本電気株式会社システムデバイス研究所
-
辰巳 徹
日本電気株式会社
-
五十嵐 信行
日本電気
-
渡部 宏治
日本電気
-
忍田 真希子
日本電気
関連論文
- Ta_2O_5キャパシタを搭載したDRAM用の低温プロセス
- スマートカードLSI混載用128KビットFeRAMマクロ
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 4a-PS-34 Si固相成長における界面7×7超格子構造の変化
- 6p-W-1 a-Si/Si(111)界面に存在する7×7超格子構造の直接観察
- 2.4Gb/s光通信用1チップレシーバIC
- 不純物トラップメモリによる電荷の面内再分配抑制と高温保持力向上(新メモリ技術とシステムLSI)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- TEMエネルギー損失分光を用いたhigh-k絶縁膜の誘電的性質の評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 組成制御Niフルシリサイド電極とHfSiON高誘電率ゲート絶縁膜を用いた低消費電力MOSトランジスタ (特集 次世代半導体製造のための新プロセス技術・新材料)
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- TEOSを原料としてリモートプラズマCVD法により作製したSiO_2膜の電流伝導機構
- リモートプラズマCVD法による高品質SiO_2膜の低温形成とSi-MOSFETへの応用
- HfO_2/SiO_2界面の熱安定性のHAADF-STEM評価 : Hf分布の定量的測定と拡散係数の決定
- Si酸窒化膜/Si(001)界面研究の最近の展開
- Sio_2/Si 界面構造の原子スケール直接観察
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- 22aWB-9 SiO_2/Si(001)界面構造の原子スケール直接観察
- HREM断面観察を用いたSiO_2/Si界面平坦性の定量測定
- フッ素化アモルファスカーボン膜を用いた低誘電率層間絶縁膜形成
- 超高真空気相成長法によるシリコン低温結晶成長における水素の効果
- 1GビットDRAM用極薄Ta_2O_5膜形成技術
- 半導体メモリー用HSG-Siキャパシタの開発
- 31a-WC-10 Si/Ge界面2x1秩序構造のHREM, GID観察
- 半球状グレインポリシリコンの形成機構
- 12a-DE-9 Si/Si_Ge_Xにおけるフォトルミネッセンススペクトルの圧力依存性
- 異方性選択エピタキシャル成長を用いたギガビットDRAMコンタクト技術 : セルフアラインコンタクトパッドの形成
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)