45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
スポンサーリンク
概要
- 論文の詳細を見る
CMOSFETのスケーリングに必要となるゲート絶縁膜の薄膜化を進めるために、HfSiONゲート絶縁膜の薄膜化の可能性と、NiFUSI電極の適用による効果を、それぞれゲートリーク電流だけでなくデバイス特性の観点も含めて評価した。HfSiON膜の薄膜化では45nm世代のLSTPデバイスで要求されるリーク電流を達成することが難しく、また移動度が劣化するためデバイス特性も向上しにくい。しかしNiFUSI電極を用いると45nm世代のLSTPの規格に対し十分なリーク電流低減効果が得られるとともに、反転膜厚の薄膜化によるもの以上のデバイス特性の向上効果が得られ、NiFUSI/HfSiON構造は45nm世代あるいはそれ以降のLSTPゲートスタック構造として有望である。
- 社団法人電子情報通信学会の論文
- 2005-09-30
著者
-
小倉 卓
Necエレクトロニクス株式会社
-
小倉 卓
(株)genusion
-
寺井 真之
早稲田大学
-
寺井 真之
日本電気株式会社デバイスプラットフォーム研究所
-
西藤 哲史
NECシステムデバイス研究所
-
寺井 真之
NECシステムデバイス研究所
-
高橋 健介
NECシステムデバイス研究所
-
長谷 卓
NECシステムデバイス研究所
-
小倉 卓
NECシステムデバイス研究所
-
辰巳 徹
NECシステムデバイス研究所
-
渡辺 啓仁
NECシステムデバイス研究所
-
高橋 健介
日本電気株式会社
-
渡辺 啓仁
日本電気株式会社
-
西藤 哲史
日本電気株式会社
-
辰巳 徹
日本電気株式会社
-
Terai Masayuki
Department Of Applied Physics Waseda University
関連論文
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- Physical model for reset state of Ta2O5/TiO2-stacked resistance random access memory (Special issue: Solid state devices and materials)
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 1.8V動作4MビットフローティングゲートNOR型B4-Flashテストチップを用いた100MByte/sプログラムの考察(集積エレクトロニクス)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路・シミュレーション及び一般)
- ゲート電流の基板バイアス依存性を考慮したフラッシュメモリセルのコンパクトモデル(プロセス・デバイス・回路シミュレーション及び一般)
- Gate-Protected Poly-Diode型チャージポンプを用いた1.8V単一電源16Mbit-DINOR型BGOフラッシュメモリ
- 極薄プラズマ酸窒化膜MOSFETのNBTI信頼性に対する窒素プロファイルとフッ素注入の効果(ゲート絶縁膜、容量膜、機能膜及びメモリ技術)
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 不純物トラップメモリによる電荷の面内再分配抑制と高温保持力向上(新メモリ技術とシステムLSI)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- Breakdown Mechanisms and Lifetime Prediction for 90-nm-Node Low-Power HfSiON/SiO_2 CMOSFETs
- Influence of Charge Traps within HfSiON Bulk on Positive and Negative Bias Temperature Instability of HfSiON Gate Stacks
- 1.2nm HfSiON/SiON Stacked Gate Insulators for 65-nm-Node MISFETs
- Breakdown Mechanisms and Lifetime Prediction for 90nm-node Low-power HfSiON/SiO_2 CMOSFETs
- Influences of Traps within HfSiON Bulk on Positive- and Negative-Bias Temperature Instability of HfSiON Gate Stacks
- 1.2nm HfSiON/SiON stacked gate insulators for 65nm-node MISFETs
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- TEMエネルギー損失分光を用いたhigh-k絶縁膜の誘電的性質の評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- グラファイト・ナノリボンの電子構造
- グラファイト・ナノクリスタルおよびグラファイト・ナノリボンの作製
- Ni(111)表面上単原子層グラファイトの構造解析
- 3p-J-12 単原子層h-BNに被膜されたNi(111)表面上におけるグラファイト吸着層の成長及び電子状態の観察
- 3a-K-3 Ni(111)表面上のグラファイト及びh-BN単原子層膜の構造解析
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 組成制御Niフルシリサイド電極とHfSiON高誘電率ゲート絶縁膜を用いた低消費電力MOSトランジスタ (特集 次世代半導体製造のための新プロセス技術・新材料)
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- TEOSを原料としてリモートプラズマCVD法により作製したSiO_2膜の電流伝導機構
- リモートプラズマCVD法による高品質SiO_2膜の低温形成とSi-MOSFETへの応用
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- 半導体メモリー用HSG-Siキャパシタの開発
- 31a-WC-10 Si/Ge界面2x1秩序構造のHREM, GID観察
- 半球状グレインポリシリコンの形成機構
- Atomic Structural Analysis of a Monolayer Epitaxial Film of Hexagonal Boron Nitride/Ni(111) studied by LEED Intensity Analysis(Interfaces by various techniques)
- Effects of Si/Ni composition ratio of NixSiy gate electrode and Hf/Si composition ratio of Hf-based high-k insulator on threshold voltage controllability and mobility of metal-oxide-semiconductor field-effect transistors
- A Parallel Method to Extract Critical Areas of Net Pairs for Diagnosing Bridge Faults
- サマリー・アブストラクト
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)