ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
スポンサーリンク
概要
- 論文の詳細を見る
- 2001-03-08
著者
-
山本 豊二
MIRAI-ASET
-
五十嵐 信行
NEC(株)システムデバイス研究所
-
山本 豊二
NEC(株)システムデバイス研究所
-
山本 豊二
NECシリコンシステム研究所
-
山本 豊二
日本電気株式会社シリコンシステム研究所
-
最上 徹
Nec シリコンシステム研究所
-
東郷 光洋
NECエレクトロニクス株式会社
-
東郷 光洋
日本電気株式会社 シリコンシステム研究所
-
渡部 宏治
日本電気株式会社 シリコンシステム研究所
-
辰巳 徹
日本電気株式会社 シリコンシステム研究所
-
最上 徹
日本電気株式会社 シリコンシステム研究所
-
最上 徹
Necシステムデバイス研究所
-
五十嵐 信行
日本電気株式会社システムデバイス研究所
-
五十嵐 信行
日本電気株式会社
-
渡部 宏治
日本電気株式会社システムデバイス研究所
-
辰巳 徹
日本電気株式会社
-
小野 春彦
日本電気株式会社 シリコンシステムデバイス・基礎研究本部 シリコンシステム研究所
-
小野 春彦
NECシリコンシステム研
関連論文
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
- Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
- (110)面基板上に作製したサブ100nm CMOSの電気特性
- (110)面基板上に作製したサブ100nmCMOSの電気特性(プロセスクリーン化と新プロセス技術)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路・シミュレーション及び一般)
- MOSFET反転層移動度の面方位およびチャネル方向依存性の解析(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)(IEDM(先端CMOSデバイス・プロセス技術))
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 0.15μm CMOSトランジスタの特性
- 高NA(1.07)液浸リソグラフィ技術を用いた45nm世代高性能システムLSIプラットフォーム技術(CMOS6)
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- GeチャネルMOSトランジスタの課題とサブ100nmPMOS動作実証
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- 45nmノード低消費電力デバイス用Ni_xSi/HfSiONゲートスタック構造(プロセスクリーン化と新プロセス技術)
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- 不純物トラップメモリによる電荷の面内再分配抑制と高温保持力向上(新メモリ技術とシステムLSI)
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 低消費電力65nm-node向け高性能・高信頼性Poly-Si/a-Si/HfSiON構造トランジスタ技術(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 相制御Niフルシリサイド電極を用いたHfSiON高誘電率ゲート絶縁膜MOSFETの作製と電気特性の評価
- 組成制御Niフルシリサイド電極を用いた低消費電力向けHfSiONゲート絶縁膜MOSFET(IEDM特集(先端CMOSデバイス・プロセス技術))
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- TEMエネルギー損失分光を用いたhigh-k絶縁膜の誘電的性質の評価(ゲート絶縁膜, 容量膜, 機能膜及びメモリ技術)
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- 混載メモリ応用へ向けた相制御Ni-FUSI/HfSiONゲートスタックのインテグレーション技術
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御(IEDM(先端CMOSデバイス・プロセス技術))
- SOI基板上のNi-FUSI/HfSiON MOSFETにおけるしきい値電圧制御
- 特集企画にあたって
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
- 反転層量子化サブバンドとチャネル方向依存性を考慮した歪Si-MOSFETのフルバンドモンテカルロシミュレーション(プロセス・デバイス・回路シミュレーション及び一般)
- 酸化膜中のホール輸送を取り入れた酸化膜破壊パーコレーションシミュレーション
- 収束電子回折によるデバイス構造の格子ひずみ評価
- Ti挿入による太幅銅配線のストレス誘起ボイドの抑制
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- HfO_2/SiO_2界面の熱安定性のHAADF-STEM評価 : Hf分布の定量的測定と拡散係数の決定
- Si酸窒化膜/Si(001)界面研究の最近の展開
- Sio_2/Si 界面構造の原子スケール直接観察
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- 22aWB-9 SiO_2/Si(001)界面構造の原子スケール直接観察
- HREM断面観察を用いたSiO_2/Si界面平坦性の定量測定
- 半導体メモリー用HSG-Siキャパシタの開発
- 31a-WC-10 Si/Ge界面2x1秩序構造のHREM, GID観察
- 半球状グレインポリシリコンの形成機構
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響