ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
スポンサーリンク
概要
- 論文の詳細を見る
MOSFETの性能向上を目的として、ストライプトゲートSOI-MOSFETを提案し、その特性をデバイスシミュレータにより検証した。この素子のしきい値電圧は、ゲート電極に埋め込んだ金属層の長さを変えることにより、変化させられる。系統的シミュレーションから、ゲート電界における一種の二次元効果により、ノンドープトチャネルSOI-MOSFETにおいて連続的にしきい値電圧を制御できること、チャネルドーピングを減らすことによりドレイン電流を増やせることが解った。2入力CMOS構成NANDチェーンに関する回路シミュレーションから、バルクFETに対して動作速度が46%向上することを確かめた。これはドレイン電流の向上と、寄生容量の低減による。
- 社団法人電子情報通信学会の論文
- 2000-03-13
著者
-
最上 徹
Nec シリコンシステム研究所
-
黄 俐昭
Necシリコンシステム研究所
-
最上 徹
Necシリコンシステム研究所
-
最上 徹
日本電気(株) マイクロエレクトロニクス研究所
-
黄 俐昭
NEC システムデバイス・基礎研究本部 シリコンシステム研究所
-
最上 徹
Nec シリコンシステム研
-
黄 俐昭
Necマイクロエレクトロニクス研究所
-
Koh R
Silicon Systems Research Labs.
-
Koh Risho
Silicon Systems Research Laboratories Nec Corporation
-
Koh Risho
Microelectronics Reserch Laboratory Nec Corp.
-
Koh Risho
Microelectronics Research Laboratories Nec Corporation
-
Koh Risho
Microelectronics Research Labs. Nec Corp.
-
Koh Risho
Silicon Systems Research Laboratory Nec Corporation
-
Koh Risho
Microelectronics Res. Labs. Nec Corp.
関連論文
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
- ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
- C-11-2 垂直電界に関するバルクMOSFETとSOI-MOSFETの比較
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 真性チャネルSOI-MOSFETのV_ばらつきに対する電界の二次元効果の影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 並列接続MOSFETを用いたしきい値電圧標準偏差の測定評価
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析(デバイス,低電圧/低消費電力技術,新デバイス・回路とその応用)
- DMA TEGによるSRAMのスタティックノイズマージンの直接測定と解析(高信頼技術,低電圧/低消費電力技術,新デバイス・回路とその応用)
- 26aWZ-6 3次元アトムプローブと陽電子消滅法によるイオン注入不純物の拡散挙動解析(26aWZ 格子欠陥・ナノ構造(半導体),領域10(誘電体格子欠陥,X線・粒子線フォノン))
- SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
- シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
- アクセプタからの電界の二次元的発散を考慮したSOI-MOSFETのしきい値電圧モデル
- 完全空乏化及び部分空乏化型SOI-MOSFETの短チャネル効果に関する容量ネットワークモデルに基づく比較
- SOIMOSFETの基板浮遊効果に及ぼすキャリア消滅の影響についての解析
- サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
- Simulated Device Design Optimization to Reduce the Floating Body Effect for Sub-Quarter Micron Fully Depleted SOI-MOSFETs (Special Issue on New Concept Device and Novel Architecture LSIs)
- ELFIN (ELevated Field INsulator) and SEP (S/D Elevated by Poly-Si Plugging) Process for Ultra-Thin SOI MOSFETs
- ELFIN (ELevated Field INsulator) and SEP (S/D Elevated by Poly-Si Plugging) Process for Ultra-Thin SOI MOSFETs
- 「電流立上り電圧」ばらつきに起因する微細MOSトランジスタのランダム電流ばらつきの解析
- An Investigation on the Short Channel Effect for 0.1 μm Fully Depleted SOIMOSFET Using Equivalent One Dimensional Model
- Capacitance Network Model of the Short Channel Effect for 0.1 μm Fully Depleted SOI MOSFET
- Modeling on the Channel-To-S/D Capacitance and the Short Channel Effect for 0.1μm Fully Depleted SOI-MOSFET
- The Influence of the Device Miniaturization on the I_ Enhancement in the Intrinsic Silicon Body (i-body) SOI-MOSFET's
- A Study of the V_ Fluctuation for 25nm CMOS
- DMA SRAM TEGにより解析したSRAMのスタティックノイズマージンにおけるDIBLばらつきの影響(IEDM特集(先端CMOSデバイス・プロセス技術))
- Simulation on A Novel Sub-0.1μm Body Driven SOI-MOSFET (BD-SOIMOS) for Small Logic Swing Operation
- Simulation on a Novel Body-Driven Silicon-on-Insulator Metal-Oxide-Silicon Field-Effect-Transistor for Sub-0.1 μm Small Logic Swing Operation
- Analysis on the Threshold Voltage Fixing and the Floating-Body-Effect Suppression for 0.1μm Fully Depleted SOI-MOSFET
- Analysis of The Threshold Voltage Adjustment and Floating Body Effect Suppression for 0.1 μm Fully Depleted SOI-MOSFET
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 微細MOSトランジスタにおけるDIBLおよび電流立上り電圧ばらつきの統計解析(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Takeuchiプロットを用いたHigh-k/Metal-Gate MOSFETのばらつき評価(低電圧/低消費電力技術,新デバイス・回路とその応用)
- Buried Insulator Engineering for sub-0.05μm Fully-Depleted SOI-MOSFET to Reduce the Drain Induced Barrier Lowering
- Simulated Threshold Voltage Adjustment and Drain Current Enhancement in Novel Striped-Gate Nondoped-Channel Fully Depleted SOI-MOSFETs
- Buried Layer Engineering to Reduce the Drain-Induced Barrier Lowering of Sub-0.05 μm SOI-MOSFET