Koh R | Silicon Systems Research Labs.
スポンサーリンク
概要
関連著者
-
黄 俐昭
Necシリコンシステム研究所
-
Koh R
Silicon Systems Research Labs.
-
Koh Risho
Microelectronics Res. Labs. Nec Corp.
-
Koh Risho
Microelectronics Reserch Laboratory Nec Corp.
-
黄 俐昭
Necマイクロエレクトロニクス研究所
-
Koh Risho
Silicon Systems Research Laboratories Nec Corporation
-
Koh Risho
Microelectronics Research Laboratories Nec Corporation
-
Koh Risho
Microelectronics Research Labs. Nec Corp.
-
Koh Risho
Silicon Systems Research Laboratory Nec Corporation
-
最上 徹
Necシリコンシステム研究所
-
最上 徹
日本電気(株) マイクロエレクトロニクス研究所
-
竹内 潔
NECエレクトロニクス株式会社LSI基礎開発研究所
-
Mogami Tohru
Silicon Systems Research Laboratories Nec Corporation
-
武村 久
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
松本 比呂志
NECマイクロエレクトロニクス研究所
-
MATSUMOTO Hiroshi
Microelectronics Research Laboratories, NEC Corporation
-
松本 比呂志
Necエレクトロニクス
-
Matsumoto Hiroshi
Microelectronics Research Laboratories Nec Corporation
-
最上 徹
Nec シリコンシステム研究所
-
黄 俐昭
NEC システムデバイス・基礎研究本部 シリコンシステム研究所
-
黄 俐昭
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
竹内 潔
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
最上 徹
NECシステムデバイス・基礎研究本部 シリコンシステム研究所
-
最上 徹
Nec シリコンシステム研
-
Lee Jong-wook
Silicon Systems Research Labs.
-
Lee J‐w
Technology Development Semiconductor R&d Center Samsung Electronics Co.
-
MOGAMI Tohru
Silicon Systems Research Laboratories, NEC Corporation
-
Mogami T
Silicon Systems Research Laboratories Nec Corporation
-
Mogami T
Nec Corp. Sagamihara‐shi Jpn
-
WAKABAYASHI Hitoshi
Silicon Systems Research Laboratories, NEC Corporation
-
SAITOH Yukisige
R&D Technical Support Center, NEC Co.
-
KOH Risho
Silicon Systems Research Labs.
-
YAMAGAMI Shigeharu
Silicon Systems Research Labs.
-
Kato Haruo
Ulsi Device Development Laboratories Nec Corporation
-
Wakabayashi Hitoshi
Silicon Systems Research Laboratories Nec Corporation
-
TAKEUCHI Kiyoshi
Silicon Systems Research Laboratories, NEC Corporation
-
Wakabayashi Hitoshi
Silicon Systems Research Labs.
-
Saitoh Yukisige
R&d Technical Support Center Nec Co.
-
Takeuchi Kiyoshi
Silicon Systems Research Laboratories Nec Corporation
-
竹内 潔
NECシリコンシステム研究所
-
武村 久
NEC システムデバイス・基礎研究本部 シリコンシステム研究所
-
竹内 潔
NEC システムデバイス・基礎研究本部 シリコンシステム研究所
-
Kato Haruo
Saitama University
-
KOH Risho
Microelectronics Research Laboratories, NEC Corporation
-
MOGAMI Tohru
Microelectronics Research Laboratories, NEC Corporation
-
KATO Haruo
ULSI Device Development Laboratories, NEC Corporation
-
Kato Haruo
Semiconductor Technology Laboratory Research And Development Group Oki Electric Industry Co. Ltd.
-
Kato Haruo
Microelectronics Reserch Laboratory Nec Corp.
-
Mogami Tohru
Microelectronics Research Laboratories Nec Corporation
-
KATO Hiroyo
Semiconductor Technology Laboratory, Research and Development Group, Oki Electric Industry Co. Ltd.
-
Kato Hiroyo
Semiconductor Technology Laboratory Research And Development Group Oki Electric Industry Co. Ltd.
-
TAKEMURA Hisashi
Silicon Systems Research Laboratories, NEC Corporation
-
Takemura Hisashi
Silicon Systems Research Laboratories Nec Corporation
-
Matsumoto Hiroshi
Microelectronics Research Labs. Nec Corp.
著作論文
- C-11-2 垂直電界に関するバルクMOSFETとSOI-MOSFETの比較
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
- 真性チャネルSOI-MOSFETのV_ばらつきに対する電界の二次元効果の影響
- ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
- アクセプタからの電界の二次元的発散を考慮したSOI-MOSFETのしきい値電圧モデル
- 完全空乏化及び部分空乏化型SOI-MOSFETの短チャネル効果に関する容量ネットワークモデルに基づく比較
- SOIMOSFETの基板浮遊効果に及ぼすキャリア消滅の影響についての解析
- Simulated Device Design Optimization to Reduce the Floating Body Effect for Sub-Quarter Micron Fully Depleted SOI-MOSFETs (Special Issue on New Concept Device and Novel Architecture LSIs)
- ELFIN (ELevated Field INsulator) and SEP (S/D Elevated by Poly-Si Plugging) Process for Ultra-Thin SOI MOSFETs
- ELFIN (ELevated Field INsulator) and SEP (S/D Elevated by Poly-Si Plugging) Process for Ultra-Thin SOI MOSFETs
- An Investigation on the Short Channel Effect for 0.1 μm Fully Depleted SOIMOSFET Using Equivalent One Dimensional Model
- Modeling on the Channel-To-S/D Capacitance and the Short Channel Effect for 0.1μm Fully Depleted SOI-MOSFET
- The Influence of the Device Miniaturization on the I_ Enhancement in the Intrinsic Silicon Body (i-body) SOI-MOSFET's
- A Study of the V_ Fluctuation for 25nm CMOS
- Simulation on A Novel Sub-0.1μm Body Driven SOI-MOSFET (BD-SOIMOS) for Small Logic Swing Operation
- Simulation on a Novel Body-Driven Silicon-on-Insulator Metal-Oxide-Silicon Field-Effect-Transistor for Sub-0.1 μm Small Logic Swing Operation
- Analysis on the Threshold Voltage Fixing and the Floating-Body-Effect Suppression for 0.1μm Fully Depleted SOI-MOSFET
- Analysis of The Threshold Voltage Adjustment and Floating Body Effect Suppression for 0.1 μm Fully Depleted SOI-MOSFET
- Buried Insulator Engineering for sub-0.05μm Fully-Depleted SOI-MOSFET to Reduce the Drain Induced Barrier Lowering
- Simulated Threshold Voltage Adjustment and Drain Current Enhancement in Novel Striped-Gate Nondoped-Channel Fully Depleted SOI-MOSFETs
- Buried Layer Engineering to Reduce the Drain-Induced Barrier Lowering of Sub-0.05 μm SOI-MOSFET