TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法

スポンサーリンク

概要

• 論文の詳細を見る

• 微細CMOSのサリサイドプロセスで必要とされる低抵抗TiSi_2膜の形成に関して、イオン注入によるSi表面アモルファス化の効果を詳細に評価した。低抵抗TiSi_2膜形成が困難なAsで高濃度にドーピングされたSi上でのTiSi_2膜形成において、Ti膜堆積前にイオン注入でSi表面をアモルファス化することによって、低抵抗のTiSi_2膜を形成できた。それは、高抵抗相であるC49相から低抵抗相であるC54相への相転移が容易になるために実現でき、とくに、相転移の活性化エネルギーはアモルファス化により4.4eVから3.5eVに低下することを明らかにした。さらに、下地不純物の影響を抑制できるノンドープSi選択成長技術とSi表面アモルファス化技術を利用し、低抵抗TiSi_2膜を形成できるSEDAM(Selective Silicon Deposition and Subsequent Pre-Amorphization)法を開発した。

• 社団法人電子情報通信学会の論文
• 1995-11-22

著者

• 松木 武雄

  Necマイクロエレクトロニクス研究所

• 若林 整

  NEC

• 若林 整

  NEC(株)システムデバイス研究所

• 若林 整

  NECラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所

• 國尾 武光

  Necマイクロエレクトロニクス研究所

• 最上 徹

  Nec シリコンシステム研究所

• 若林 整

  NECマイクロエレクトロニクス研究所

• 斎藤 幸重

  NECマイクロエレクトロニクス研究所

• 最上 徹

  NECマイクロエレクトロニクス研究所

• 若林 整

  ソニー(株)

• 斎藤 幸重

  NEC シリコンシステム研究所

関連論文

• hp32/22nmノードに向けたFEOLの技術動向 (特集 半導体プロセスを支える製造・試験装置と材料)
• Sub-10-nm平面型 Bulk CMOS におけるS/D直接トンネル電流特性
• Sub-10-nm平面型Bulk CMOSにおけるS/D直接トンネル電流特性(IEDM特集(先端CMOSデバイス・プロセス技術))
• ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
• 伝送線路を用いたオンチップGHzクロック分配手法
• TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
• ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
• 0.15μm CMOSトランジスタの特性
• C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
• ダマシンゲートプロセスを用いた Top-Cut デュアルストレスライナーを有する高性能 Metal/High-k Gate MOSFETs
• ダマシンゲートプロセスを用いたtop-cutデュアルストレスライナーを有する高性能Metal/High-k Gate MOSFET(IEDM(先端CMOSデバイス・プロセス技術))
• [100]及び[110]基板上の埋め込みSiGe膜による歪みSiチャンネルを有する Metal/High-k ゲート電極MOSFETs
• (100)及び(110)基板上のeSiGeによる歪みSiチャネルを有するMetal/High-k Gate Stack MOSFETのデバイス特性(IEDM(先端CMOSデバイス・プロセス技術))
• 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
• 0.25μm CMOS 0.9V 100MHz DSPコア
• DSPの低電力省面積技術
• ループフィルタをディジタル化した省面積PLL回路
• Poly-Si/HfSiO/SiO_2ゲート構造を用いた低電力、高速HfSiOゲートCMOSFET(IEDM特集:先端CMOSデバイス・プロセス技術)
• ラジカル酸窒化法を用いたSTI端近傍のグート絶縁膜改善による高性能・高信頼サブ1.5nmグート酸窒化膜形成
• 素子微細化が真性半導体ボディSOI-MOSFETのI_向上効果に与える影響
• ストライプトゲート真性半導体チャネルSOI-MOSFETのしきい値制御に関するシミュレーション
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• 基板電圧印加時の信頼性を考慮した65nmCMOSFETのパワーマネージメント(VLSI回路,デバイス技術(高速,低電圧,低電力))
• ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
• ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
• SoC性能評価関数を用いた最適マルチ・トランジスタ・パラメータ設計の決定手法
• ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
• 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
• 低電圧MOSFETの設計指針
• ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
• p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
• [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• [特別招待論文]Sub-50-nm CMOSデバイス技術(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• Siトンネリング選択成長によるせり上げSDE構造を持つSub-10-nm CMOSデバイス(先端CMOSデバイス・プロセス技術)
• High-k絶縁膜の技術トレンド (マテリアルフォーカス:エレナノ 「High-K絶縁膜」を改質するマテリアル開発の技術トレンド)
• Sub-50-nm CMOS技術と電源電圧最適化
• マサチューセッツ工科大学滞在記
• シリコン直接窒化+酸化法による2.5nmゲート絶縁膜形成とMOSFET特性
• 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
• 極薄ゲート酸窒化膜を用いた高信頼性0.25μmMOSFET
• ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
• ラジカル酸窒化法を用いた低リークかつ高信頼1.5nmゲート酸窒化膜
• サブ100nmCMOSロジック用1.5nmゲート酸窒化膜におけるノックオン酸素の影響
• 3次元IC (半導体デバイス)
• ギガビット時代のDRAM技術
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))
• [パネルディスカッション]デバイス・回路技術者協議 : ゲートリーク問題は誰が解くか?(VLSI回路, デバイス技術(高速, 低電圧, 低電力))

もっと見る 閉じる

スポンサーリンク