ギガビット時代のDRAM技術
スポンサーリンク
概要
著者
-
國尾 武光
日本電気(株)システムデバイス・基礎研究本部シリコンシステム研究所
-
國尾 武光
Necマイクロエレクトロニクス研究所
-
國尾 武光
日本電気(株)
-
大屋 秀市
日本電気(株)第2メモリ事業部
関連論文
- スマートカードLSI混載用128KビットFeRAMマクロ
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 0.15μm CMOSトランジスタの特性
- 1T/2C FeRAMの疲労・インプリント特性
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- 低電圧MOSFETの設計指針
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- 強誘電体メモリーの基礎特性と今後の展開
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 2 薄膜デバイス層張り合わせによる IC の三次元化(半導体分野における接合技術)
- 3次元IC (半導体デバイス)
- ギガビット時代のDRAM技術