低電圧MOSFETの設計指針
スポンサーリンク
概要
- 論文の詳細を見る
低電力CMOSを実現するためには,電源電圧を下げることが最も効果的である。ところが,動作速度を維持するための低しきい値電圧化は,短チャネル効果の増大と,サブスレッショルドリーク電流に起因する待機時の消費電力の増加をもたらす。本報告は,このような問題に対するMOSFETの設計指針である。エピタキシャルチャネルと順方向の基板電圧が,短チャネル効果を抑制しつつ,しきい値電圧を下げる方法として有効であること,しかしながら,サブ0.1μmのULSIを実現するためには,短チャネル効果は重大な制限要因となることを示す。一方,待機時の消費電力を低減するために,順方向の基板電圧をダイナミックに印加する方式を提案する。
- 社団法人電子情報通信学会の論文
- 1995-06-23
著者
関連論文
- TiSi_2 膜形成における Si表面アモルファス化の効果とSEDAM法
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 0.15μm CMOSトランジスタの特性
- 3Gb/s CMOS 8:1マルチプレクサ
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- 低電圧MOSFETの設計指針
- ポリSi/SiO_2からのボロン拡散による浅い接合を有するPMOSFETの特性
- p^+ポリシリコンゲートMOS構造における極薄ゲート酸化膜信頼性
- 選択成長層からの固相拡散による浅接合トランジスタ
- 3次元IC (半導体デバイス)
- ギガビット時代のDRAM技術