3Gb/s CMOS 8:1マルチプレクサ
スポンサーリンク
概要
- 論文の詳細を見る
0.15μmCMOS技術を適用し、スタティックなシフトレジスタ方式のビット多重8:1MUXと、これにギガヘルツ帯では初めて行列変換回路を集積したバイト多重8:1MUXとを試作した。単一電源(-2V)でECLインターフェイスを採用した。高密度レイアウトに適した行列変換回路、クリティカルバス遅延の低減と精密なタイミング設計によるビット多重MUXコア回路の高速化、および高速I/Oバッファ回路の開発により、ビット多重MUXで3.0Gb/s@118mW、バイト多重MUXで2.8Gb/s@176mWという高速・低消費電力特性が得られた。
- 社団法人電子情報通信学会の論文
- 1996-06-21
著者
-
栗栖 正和
NECシステムULSI開発本部
-
吉田 和由
Nec Ulsiデバイス開発研究所
-
田辺 昭
NECシリコンシステム研究所
-
古川 昭雄
日本電気(株)システムデバイス・基礎研究本部
-
田村 貴央
NEC ULSIデバイス開発研究所
-
東郷 光洋
NEC ULSIデバイス開発研究所
-
金子 信
NECシステムLSI推進開発本部
-
洲崎 哲行
NEC光エレクトロニクス研究所
-
田辺 昭
NECマイクロエレクトロニクス研究所
-
東郷 光洋
NECマイクロエレクトロニクス研究所
-
古川 昭雄
NECマイクロエレクトロニクス研究所
-
中島 謙
NEC ULSIデバイス開発研究所
-
中島 謙
NECマイクロエレクトロニクス研究所
-
田村 貴央
Necエレクトロニクス、先端デバイス開発事業部
-
金子 信
Nec C&c Lsi開発本部
-
洲崎 哲行
Nec C&cメディア研究所
-
洲崎 哲行
Nec C&cメディア研
-
栗栖 正和
Nec C&c Lsi開発本部
関連論文
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 基幹光伝送用高スループット誤り訂正LSI
- 1.58μm帯を用いた640Gb/s DSF 400km WDM 伝送実験
- マルチメディア時代へ向けた高速光通信用Si-ICの開発
- 2.4Gb/s光通信用MOS-プリアンプIC
- ギガビット動作CMOS-DEMUX
- GByte/sクラス skewless並列光インターコネクション (2)
- C-3-5 ハイブリッド集積SOAG小型モジュールの光スイッチング特性
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- C-12-31 冗長多値ロジックを用いた10Gb/s CMOS DEMUX IC
- Ku帯オンチップマッチシリコンMOSFET MMIC
- C-2-30 Ku帯オンチップマッチSi MOSFET MMIC
- 微細MOSFETを用いたSPSTスイッチ
- 2.4Gb/s CMOSワンチップ光通信受信IC
- 2.4Gb/s CMOS1チップ光受信器
- シリコン上のスパイラルインダクタのモデリング
- 0.15μm CMOS技術による3Gb/sマルチプレクサと11.8GHzプリスケーラ回路の開発
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- ギガヘルツ動作CMOS光通信用IC
- 超高速シリコシLSIの課題と展望
- 3Gb/s CMOS 8:1マルチプレクサ
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- 1)大容量ディジタル画像分配系の検討(無線・光伝送研究会)
- 大容量ディジタル画像分配系の検討 : 超小型10Gbps光受信端末を用いた時分割データビット多重・分離方式の開発 : 無線・光伝送
- 大容量ディジタル画像分配系の検討 : 超小型10Gbps光受信端末を用いた時分割データビット多重・分離方式の開発
- 低消費電力LSI用PM-HJFETの試作検討
- Wide-range V_動作に適した65nm CMOS技術(IEDM特集:先端CMOSデバイス・プロセス技術)
- B-10-141 光パケット圧縮伸張技術を用いた通信ノード方式の検討(3) : パケット伸張装置
- B-10-140 光パケット圧縮伸張技術を用いた通信ノード方式の検討(2) : パケット圧縮装置
- B-10-139 光パケット圧縮伸張技術を用いた通信ノード方式の検討(1) : 動作検証実験
- B-10-96 20Gbit/s/ch長距離高密度WDM伝送における偏波インターリーブ多重による相互位相変調の抑圧
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- SiGe-ICを用いた20 Gb/s光送受信器(長距離・大容量光通信技術論文小特集)
- 2.4Gb/s光通信用1チップレシーバIC
- Si-lCを用いた20Gb/s光送受信器
- 20Gb/s光送信器用SiGe-HBTディジタルIC
- 20Gb/s光受信器用アナログSi-IC
- クロックスキュー耐性のあるパイプラインレジスタ
- リング状クロック線による低スキュークロック分配方式
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- 二波長帯WDM分散マネージソリトンによるテラビット長距離伝送(1) : 広帯域分散フラット伝送路の設計と開発
- B-10-51 分布ラマン増幅を併用した40Gb/s×8波-80km×5中継波長多重伝送実験
- B-10-122 交番偏波変調方式による10Gb/s/ch長距離波長多重伝送の伝送帯域拡大
- B-10-88 20Gb/s-10,000km分散マネージソリトン伝送システムの検討
- 長距離大容量光伝送における非線形波形劣化を抑圧するための変調方式の検討
- 交番偏波変調方式を用いた非線形波形劣化抑圧の検討
- 10Gb/s分散マネージドソリトン伝送方式の検討
- 2.4Gbit/s 1チツプ小型光受信器
- 2.4Gb/s光通信用16:1MUX、1:16DMUX
- P+再成長外部ベースを有するHBTプリアンプ
- 分散補償ファイバを用いた20Gb/s 125km-SMF無中継伝送実験
- スパイラルコイルを用いた20Gb/s HBTプリアンプIC
- エルビウム添加光ファイバプリアンプを用いた光受信器の最適設計の検討
- HBTによる10Gb/sクロック抽出用IC
- AlGaAs/GaAs HBT 2OGb/s変調器駆動回路
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 低電圧MOSFETの設計指針
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 不均一垂直不純物分布によるMOSFETのしきい値ばらつき制御
- 選択成長層からの固相拡散による浅接合トランジスタ
- Ku帯オンチップマッチシリコンMOSFET MMIC
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- 2.4Gb/s CMOSクロックリカバリ機能付き1:8DMUX
- ドライバ回路内蔵ハイブリッド集積8チャンネルSOAGアレイレセプタクルモジュールの小型/低消費電力化
- C-3-56 アレイ駆動対応CMOS-IC/TEC内蔵ハイブリッド集積8ch SOAGアレイレセプタクルモジュール
- EB直描を用いた先端デバイスの試作
- 溝側壁注入により逆狭チャネル効果を抑制した0.2μmSTI技術
- 0.15μm部分一括EB直描技術
- 部分一括EB対応近接効果補正処理
- 斜めビット線配置COBスタックキャパシタ1GDRAMセル
- A 4-level Storage 4Gb DRAM
- 部分一括描画法におけるクーロン効果の検討
- 4GビットDRAM用セル技術 (半導体デバイス特集) -- (コンピュ-タ関連デバイス)
- EB直描と光リソグラフィとの高次重ね合わせ補正方法
- 0.15μm部分一括EB直描技術 (半導体デバイス特集) -- (基盤技術)