プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (<特集>「VLSI一般」)
スポンサーリンク
概要
- 論文の詳細を見る
我々は、20データチャネルと1制御チャネルによりもコード化されていないデータをレイテンシ13ns(6.5T)で転送するトランシーバ回路を開発した。新たに開発したリングインターポレータを用いたデジタルDLLは、分解能20psで位相捕捉する。電源電圧1.5Vにて動作可能なプリエンファシス・ドライバは、ケーブル7m(AWG24)とプリント板60cm(FR4)の条件下でも2Gb/sを超える電気伝送を実現する。全2重構成の帯域幅は、10GB/sである。
- 社団法人電子情報通信学会の論文
- 2001-05-17
著者
-
棚橋 俊夫
NECコンピュータ事業部
-
栗栖 正和
NECシステムULSI開発本部
-
山口 博史
NECコンピュータ事業部
-
根立 貴章
NECコンピュータ事業部
-
新井 雅裕
NECコンピュータ事業部
-
泊 史朗
NECコンピュータ事業部
-
松崎 勉
NECシステムULSI開発本部
-
中村 和之
NECシリコンシステム研究所
-
深石 宗生
NECシリコンシステム研究所
-
楢本 真三
NECエンジニアリングサイバーソリューションズ事業部
-
佐藤 隆徳
NECエンジニアリングサイバーソリューションズ事業部
-
深石 宗生
NECシステムIPコア研究所
-
泊 史朗
日本電気株式会社
-
山口 博史
日本電気株式会社
-
中村 和之
日本電気(株)
-
中村 和之
九州工大
-
根立 貴章
日本電気株式会社
関連論文
- 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL (情報センシング)
- Itanium2 32wayサーバハードウェアテクノロジ (Itanium2サーバ特集) -- (ハードウェア)
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- C-12-38 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(1)(C-12.集積回路,一般セッション)
- C-12-39 65nmCMOSを用いた大容量光通信向け40-Gb/sトランシーバ(2)(C-12.集積回路,一般セッション)
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- 3Gb/s CMOS 8:1マルチプレクサ
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 集積技術の将来を握るチップ間/チップ内通信技術(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 集積技術の将来を握るチップ間/チップ内通信技術(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会)
- 集積技術の将来を握るチップ間/チップ内通信技術
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
- 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
- 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
- 超低電圧駆動高速フリップフロップTD-FF
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 移動体通信,通信 5Gbps 20chトランシーバマクロの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
- C-3-74 超高密度光モジュールを用いたLSI間光電気信号伝送(アクティブモジュール,C-3.光エレクトロニクス,一般講演)
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- 集積技術の将来を握るチップ間/チップ内通信技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
- C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- メモリ集積型プロセッサIMAP-LSI
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- GHzプロセッサを支える高速回路技術
- GHzプロセッサを支える : 高速回路技術
- LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング