非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路

スポンサーリンク

概要

• 論文の詳細を見る
• 社団法人電子情報通信学会の論文
• 1998-09-07

著者

• 深石 宗生

  NECシステムIPコア研究所

• 四柳 道夫

  NECエレクトロニクス株式会社基盤技術開発本部

• 中村 和之

  日本電気(株)

• 四柳 道夫

  Necエレクトロニクス(株)

• 四柳 道夫

  Nec

• 深石 宗生

  NEC Corporation

• 中村 和之

  NEC Corporation

• 四柳 道夫

  NEC Corporation

• 中村 和之

  九州工大

• 永里 壮一

  日本電気株式会社

• 永里 壮一

  NEC Corporation

関連論文

• 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL (情報センシング)
• フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
• 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• バンドパスΔΣ変調器の伝達関数設計
• デジタル変調器を用いたマルチビットΔΣAD変換方式
• 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
• 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
• Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• Cyclic方式D/Aコンバータの特徴を生かしたリニアリティ特性改善手法(ADCとDAC,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ ( アナログ・アナデジLSIおよび一般)
• フルカラーTFT-LCDドライバ用8ビットDAC
• 3.3V256階調TFT-LCDドライバ
• 1.5V 8b 8mW BiCMOSビデオA/Dコンバータ
• 2V 10b 20Msps 電圧・電流モード混在直並列型A-D変換器
• O.4μm BiCMOSプロセスを用いた高速、低電力比較器
• 2V,10b,20Msps電圧・電流モード混在直並列CMOS A/D変換器
• 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
• C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
• 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
• 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
• 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
• 基板電位印加によるGaAsDCFL回路の温度変動補償
• 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
• 超低電圧駆動高速フリップフロップTD-FF
• 4.25Gb/s CMOSファイバチャネルトランシーバLSI
• 4.25Gb/s CMOSファイバチャネルトランシーバLSI
• 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
• 4.25Gb/s CMOSファイバチャネルトランシーバLSI
• 0.13μm CMOS 5Gbps×20chトランシーバLSI
• C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
• C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
• C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
• 移動体通信,通信 5Gbps 20chトランシーバマクロの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
• OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
• OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
• パネル討論 : アナログ, アナ・ディジLSIの将来像
• 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
• SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
• AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
• 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
• 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
• 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
• C-12-17 CMOS高速クロック&データリカバリ回路の開発
• C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
• 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
• 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
• PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
• 素子ばらつきを考慮した温度センサ回路の最適化設計(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 素子ばらつきを考慮した温度センサ回路の最適化設計(センサと応用,アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 低電力・高速差動チョッパ型コンパレータ
• 低電圧に適した電流コンパレータ回路
• 電流モード・電流ツリー・低電圧A/D変換方式
• C-12-46 小面積インダクタによる広帯域LNA回路の検討(C-12.集積回路,一般セッション)
• フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
• フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
• C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
• AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
• 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• メモリ集積型プロセッサIMAP-LSI
• 広出力カレンジ、クラスAB型CMOS演算増幅器
• 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
• ATM-LAN用16-CAPトランシーバLSI
• ATM-LANトランシーバLSI用A/D変換回路
• ATM-LAN用3.3V 51.84Mb/s 16-CAPトランシーバLSI
• ATM-LANトランシーバLSI用AGC回路
• C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
• 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
• GHzプロセッサを支える高速回路技術
• GHzプロセッサを支える : 高速回路技術
• フォールディング補間アーキテクチャを用いた自己補正方式6ビット2.7GS/s ADC(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
• 全並列型A/D変換器における差動化による精度改善
• LSI上の配線におけるインダクタンス効果を組み込んだRC等価遅延モデリング

もっと見る 閉じる

スポンサーリンク