メモリ集積型プロセッサIMAP-LSI
スポンサーリンク
概要
- 論文の詳細を見る
2MbのBiCMOS SRAMと、64個のプロセッサブロックを1チップ上に集積した、メモリ集積型プロセッサIMAPを開発した。IMAPは0.55μmBiCMOSプロセスを用い、1チップ上に1100万個のトランジスタを15.1mm×15.6mmに集積化している。電源電圧3.3V、最大消費電力4Wで、メモリ部80MHz、プロセッサ部40MHzで動作し、1.28GBIsの広いメモリバスバンド幅、3.82GIPSの演算性能を実現している。
- 社団法人電子情報通信学会の論文
- 1994-08-25
著者
-
中村 和之
NECシリコンシステム研究所
-
相本 代志治
NEC
-
岡崎 信一郎
NECシステムIPコア研究所
-
藤田 善弘
NEC C&Cイノベーション研究所
-
山品 正勝
NEC
-
木村 亨
Nec
-
木村 亨
Nec マイクロエレクトロニクス研究所システムulsi研究部
-
相本 代志治
Necエレクトロニクス株式会社
-
中村 和之
日本電気株式会社
-
岡崎 信一郎
NEC 情報メディア研究所
-
中村 和之
NEC Corporation
-
藤田 善弘
日本電気株式会社
-
山下 信行
NECメディア情報研究所
-
真鍋 尚
NEC
-
藤田 善弘
NECインキュベーションセンター
-
岡崎 信一郎
Necシステムipコア研究所:(現)ルネサスエレクトロニクス(株)技術開発本部先行研究統括部
-
藤田 善弘
日本電気株式会社情報メディア研究所
-
山下 信行
NEC Corp.
-
藤田 善弘
Nec
関連論文
- 画像認識用並列プロセッサ研究20年の夜明け(平成21年度喜安記念業績賞紹介)
- SIMD/MIND動的切替え型プロセッサIMAPCAR2の性能評価 (リコンフィギャラブルシステム)
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- プリスケーリングを用いた高速除算手法
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- 30ビットパイプラインカウンタ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- CDT-1-4 SIMD/MIMD動的切替え型プロセッサIMAPCAR2による動画像認識処理(CDT-1.「五感」情報処理 : アプリケーションの展望,チュートリアルセッション,ソサイエティ企画)
- CDT-1-4 SIMD/MIMD動的切替え型プロセッサIMAPCAR2による動画像認識処理(CDT-1.「五感」情報処理:アプリケーションの展望,チュートリアルセッション,ソサイエティ企画)
- AT-1-1 高並列SIMD/MIMD切替え型プロセッサIMAPCAR2による画像認識処理(AT-1. 高並列プロセッサによる高性能メディア信号処理,チュートリアルセッション,ソサイエティ企画)
- 画像認識アプリケーションを用いた動的切り替え可能なSIMD/MIMD型プロセッサのMIMDモードの性能評価(プロセッサアーキテクチャ)
- 動的切り替え可能なSIMD/MIMD型プロセッサにおけるMIMDコアの低コスト実現法(マイクロプロセッサ)
- 動的切り替え可能なSIMD/MIMD型プロセッサにおけるMIMDコアの低コスト実現法(マイクロプロセッサ)
- 車載組込み用画像認識プロセッサIMAPCAR (組込みソフトウエア・ソリユーシヨン特集) -- (組込みシステム・プラットフォーム)
- AS-2-5 車載用動画像認識プロセッサIMAP-CE向け並列アルゴリズムの設計手法(AS-2.最近のスマートマルチメディアシステムの技術動向,基礎・境界)
- 画像認識処理指向LSIの動向とメモリ集積型高並列プロセッサIMAP(ITS・監視・セキュリティのためのパターン認識・メディア理解)
- SA-8-4 128個のRISCコアを集積した動画像認識プロセッサとその応用(SA-8. スマートインフォメディアシステムの目指すもの)
- 画像フィルタ処理の高速化に向けたメディア拡張プロセッサ用SIMDコンパイラ(ARC-5:コンパイラ)(2003年並列/分散/協調処理に関する『松江』サマー・ワークショップ(SWoPP松江2003))
- 128個の4ウェイVLIW型RISCコアを集積した車載向け動画認識LSI(VSLI一般(ISSCC'03関連特集))
- SIMDア***ロセッサにおけるマルチスレッド実装方式の検討
- 正負対称丸め積和演算器
- 画像認識用並列プロセッサ研究20年の夜明け
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 高並列プロセッサIMAPCARと車載画像認識への適用(一般セッション,センシング技術とその応用)
- IMAP-VISIONを用いた道路画像からの白線検出
- 動画像処理ボードIMAP-VISIONによる天候にロバストな先行車検出・追跡システム
- 一次元プロセッサアレイに基づく超高速画像処理システムの開発環境(並列処理)
- 128-PEと16-Mb DRAMを集積化した並列画像処理メモリ
- 並列画像処理メモリPIP-RAM(3) : 動作速度及び消費電力について
- 並列画像処理メモリPIP-RAM(2) : メモリ部の回路方式
- 並列画像処理メモリPIP-RAM(1)
- 動画像処理システムRVS-2による実時間動き計測
- メモリ型プロセッサによる動画像処理システムRVS-2 : 性能評価
- メモリ型プロセッサによる動画像処理システムRVS-2 : 基本ソフトウエア
- 64Mb高速DRAMマクロの開発
- C-12-75 高速64Mb DRAMマクロの開発(3) : アレイ部の高速化技術
- C-12-74 高速64Mb DRAMマクロの開発(2) : 制御回路部の高速化
- C-12-73 高速64MbDRAMマクロの開発(1) : チップ構成及び性能ついて
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 多分割アレイ構造を有する30ns 256Mb DRAM
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 保護者参加型子ども見守りシステム「メルロボ連絡帳」の紹介(ヒューマンコミュニケーショングループ(HCG)シンポジウム)
- 一次元プロセッサアレイに基づくリアルタイム画像処理システムの開発環境
- 超高速動画像処理ボ-ドIMAP-VISION (ITS (高度道路交通システム)特集)
- 10GIPS IMAP-VISONボード : 性能評価
- 10GIPS IMAP-VISONボード : ハードウェア
- リアルタイムビジョンのための並列処理 LSI IMAP とそのシステム
- メモリ集積型SIMDプロセッサIMAP
- メモリ型プロセッサによる動画像処理システムRVS-2 : メモリ型プロセッサIMAP-2
- 並列画像理解のハードウェアアーキテクチャ (「並列・分散協調画像理解」)
- 並列画像理解のハードウェアアーキテクチャ
- メモリ集積型プロセッサIMAP-LSI
- メモリ型画像処理プロセッサIMAPとその応用
- プロセスの微細化に伴うデバイスばらつきの回路動作への影響
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- C06 社会-技術的ネットワークによるロボットのデザイン : 幼稚園におけるロボットの使用に関する、エスノグラフィ及びデザイン研究(ユーザの経験を理解する1(情報デザイン研究部会),心「こころ」とデザイン,第55回春季研究発表大会)
- DRAMロジック混載画像処理LSI
- 2P2-3F-B1 パーソナルロボット PaPeRo における自発的な行動メカニズム
- NECにおけるパーソナルロボットの開発
- パーソナルロボット R100
- OpenCLの性能可搬性改善に向けた基本APIの提案