1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
スポンサーリンク
概要
- 論文の詳細を見る
MPEG-2エンコーダLSIを開発するにあたりクロック信号を駆動するために必要な電力を削減する方法を検討したので報告する。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
後藤 順一
日本電気株式会社
-
枝廣 正人
Nec C&c研究所
-
枝廣 正人
Necシステムipコア研究所
-
水野 正之
NECデバイスプラットフォーム研究所
-
古田 浩一朗
NEC
-
後藤 順一
NEC
-
穂積 政俊
NEC
-
福田 浩之
NECアイシーマイコンシステム
-
大井 康
NEC
-
民谷 一郎
NEC
-
山品 正勝
NEC
-
大井 康
Nec C&c メディア研究所
-
山品 正勝
Necラボラトリーズシステムデバイス・基礎研究本部シリコンシステム研究所
-
山品 正勝
Necシリコンシステム研究所 システムulsi研究部
-
水野 正之
NEC Corporation
関連論文
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- マルチコア向けソフトウェア開発/デバックの基礎と実際 : アルゴリズムの並列化から並列デバックまで
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- バッファ挿入を伴う等遅延クロックツリー生成アルゴリズム
- スキューをゼロにする配線における遅延最小化
- ディープサブミクロンLSI設計のための高速配線容量抽出手法(電子システムの設計技術と設計自動化)
- ディープサブミクロンLSI設計のための配線容量抽出手法
- VLSIスキャンチェイン最適化手法 (電子システムの設計技術と設計自動化)
- VLSI CADと数理(インダストリアルマテリアルズ)
- マルチスキャンチェイン最適化手法 (<特集> レイアウトと一般)
- プリンストン大学工学部における授業評価
- パフォｰマンス･ドリブンCAD : 遅延見積手法について
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- シンボル内適応間欠動作を有する2.4GHz ISM帯ディジタルCMOS無線トランシーバの開発(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- A-100 SIMD方式によるデータフロー制御の一検討(A-4. ディジタル信号処理,一般講演)
- 4. 動的再構成プロセッサ(DRP)(実例, 新世代マイクロプロセッサアーキテクチャ(後編))
- 動的な部分再構成デバイスを用いた仮想ハードウェアシステム
- マルチコア利用技術 : ドメイン分離とユーザ利用状況に応じたリソース配分(携帯電話用カメラ,デジタルスチルカメラ,ビデオカメラ(ハイビジョン)とそのためのイメージセンサ,モジュール,特別企画「CCD誕生40周年記念講演-黎明期-」)
- 高耐雑音、適応型ゲインVCOを用いた0.18μm CMOSホットスタンバイPLL
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 100MHz, 0.55mm^2, 2mW, 16-bスタック型積和演算器
- 0.25μm CMOS 0.9V 100MHz DSPコア
- DSPの低電力省面積技術
- ループフィルタをディジタル化した省面積PLL回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- MUSCATにおける混在スレッド実行方式の検討
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 自動並列化技術を用いたメディア処理オフロード
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- C-12-6 誘導結合チップ間リンクの通信距離拡張技術(C-12.集積回路,一般セッション)
- 高機能FFによる微小遅延故障検出技術の小面積化手法(インダストリアルセッション,設計/テスト/検証)
- C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 2008年VLSI回路シンポジウム報告
- C-12-63 サブスレッショルド電流を用いた小面積・低電力・デジタル出力温度センサ(C-12.集積回路,一般セッション)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集))
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 4. 組み込みマルチコアプロセッサのソフトウェアプラットフォーム(マルチコアにおけるソフトウェア)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(モバイルとホームネットワーク連携, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC 特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム(MoMuC特別セッション「モバイルとホームネットワーク連携」, 移動通信ワークショップ)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- マルチメディア向けSIMD命令の生成手法(並列・分散)
- マルチメディア向けSIMD命令の生成手法(並列・分散)
- SIMD命令を生成するコンパイル手法の提案
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- Map Sort : マルチコアプロセッサに向けたスケーラブルなソートアルゴリズム(実時間OS,並列アルゴリズム)
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 家電連携を目指したマルチプロセッサ活用による安全なモバイルプラットフォーム
- 制御並列アーキテクチャ向け自動並列化コンパイル手法 (並列処理)
- シュリンク設計向けクロック木生成
- シュリンク設計向けクロック木生成
- ディープサブミクロンLSI設計のための配線容量抽出手法
- ディープサブミクロンLSI設計のための配線容量抽出手法
- スキューをゼロにする配線における遅延最小化
- スキューをゼロにする配線における遅延最小化
- Dynamic Programming Algorithm for Optimal Double-Base Chains : Extended Abstract (Mathematical Foundations and Applications of Computer Science and Algorithms)