C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2008-09-02
著者
-
野瀬 浩一
NECデバイスプラットフォーム研究所
-
水野 正之
NECデバイスプラットフォーム研究所
-
水野 正之
日本電気株式会社
-
尾野 年信
Necエレクトロニクス設計技術開発部
-
野口 宏一朗
NECデバイスプラットフォーム研究所
-
尾野 年信
Nec
関連論文
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 周期的同期方式によるマルチコアSOCプラットフォーム向けクロッキング・アーキテクチャ(PLL,クロック, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- C-12-12 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロ(II)
- シグナルインテグリティ評価用100-Gsa/sサンプリングオシロスコープマクロの設計と評価
- C-12-6 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロの設計と評価
- シンボル内適応間欠動作を有する2.4GHz ISM帯ディジタルCMOS無線トランシーバの開発(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 伝送線路を用いたオンチップGHzクロック分配手法
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- リング状クロック線による低スキュークロック分配回路
- ゲーテッドクロックを用いた多ビットフリップフロップマクロによる電力削減
- クロック分配回路の電力消費に関する一考察
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 固体電解質を用いた3端子型ナノメートル金属スイッチ
- 固体電解質ナノスイッチ
- 3端子固体電解質ナノスイッチ(新型不揮発性メモリ)
- 固体電解質を用いたナノスイッチ(新メモリ技術,メモリ応用技術,一般)
- C-12-28 高Q値オンチップインダクタ設計のための検討
- LSI回路の再構成を可能とするナノブリッジ (ナノテクノロジー特集) -- (エレクトロニクス・フォトニクス)
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- 電力回生機能を有する0.2mm^2,27Mbps,3mW ADC/FFT-less周波数多重Body-Area-Network受信器の開発(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- O.13μmCMOSプロセスによる無帰還ループ ポストイコライザを有する5Gb/sトランシーバの開発(アナログ・デジアナ・センサ, 通信用LSI)
- 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- オンチップマルチチャネル信号モニタによるアナログ回路動作診断
- オンチップマルチチャネル信号モニタによるアナログ回路動作診断(ディジタル・情報家電,放送用,ゲーム機用システムLSI,回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- オンチップマルチチャネル信号モニタを用いたチップ内部信号測定システムの構築
- オンチップマルチチャネル信号モニタを用いたチップ内部信号測定システムの構築(イメージセンサのインターフェース回路,アナログ,及び一般)
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- リング状クロック線による低スキュークロック分配回路
- クロックスキュー耐性のあるパイプラインレジスタ
- 1GHz無制限位相調整が可能なディジタルDLL
- 1GHz無制限位相調整が可能なディジタルDLL
- LSIにおけるシグナルインテグリティ問題と対策 : LSI性能の継続的な進化のために
- C-12-6 誘導結合チップ間リンクの通信距離拡張技術(C-12.集積回路,一般セッション)
- 高機能FFによる微小遅延故障検出技術の小面積化手法(インダストリアルセッション,設計/テスト/検証)
- C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-34 LCDドライバ向け2.0Gb/sクロック・エンベッド伝送技術の開発(C-12.集積回路,一般セッション)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 2008年VLSI回路シンポジウム報告
- C-12-63 サブスレッショルド電流を用いた小面積・低電力・デジタル出力温度センサ(C-12.集積回路,一般セッション)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- RFテスト・診断向け小面積RF信号品質観測マクロの開発(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- タイミングマージンテスト機能を有する1GHz-2GHz4相クロック発生器(アナログ・デジアナ・センサ,通信用LSI)
- シンボル内適応間欠動作を有する2.4GHz ISM帯ディジタルCMOS無線トランシーバの開発 (コンシューマエレクトロニクス)
- ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集))
- サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- サブ100nmデジタルシグナルインテグリティのためのオンチップモニタ(耐ノイズ・ばらつき設計(1),システムオンシリコン設計技術並びにこれを活用したVLSI)
- 10Gb/s/ch 50mW 120×130μm^2クロックリカバリ回路(VSLI一般(ISSCC'03関連特集))
- 3-2 デシミクロンCMOSシステムLSIの低消費電力技術とチップアーキテクチャ (3. 基盤技術)
- ミックストシグナルLSIのためのオンチップマルチチャネル信号モニタ(アナログ・デジアナ・センサ, 通信用LSI)
- ミックストシグナルLSIのためのオンチップマルチチャネル信号モニタ
- 再収斂に着目したパーシャルスキャン手法