感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(<特集>チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
スポンサーリンク
概要
- 論文の詳細を見る
我々は,LSIと実装基板の接続領域の配線技術,5μm厚めっきCu多層配線技術及びCu配線間への陽極酸化アルミナを用いたキャパシタ技術の開発に成功した.本技術によるLSIサンプルでは,多層配線では通常のAl配線LSIより5倍のIR-Drop改善効果を,陽極酸化アルミナキャパシタでは,200MHz以上で20dbμAの高周波ノイズ低減を実証した.本技術はウェットプロセスを基本としているため,今後のLSIの電気特性改善やコスト低減に対して有効であり,実装基板とのデザインルール差を緩和できる有望な技術である.
- 社団法人電子情報通信学会の論文
- 2008-01-10
著者
-
水野 正之
日本電気株式会社デバイスプラットフォーム研究所
-
水野 正之
日本電気株式会社
-
水野 正之
日本電気株式会社シリコンシステム研究所
-
副島 康志
NECエレクトロニクス
-
川野 連也
NECエレクトロニクス
-
川野 達也
Necエレクトロニクス株式会社実装技術部
-
川野 連也
Necエレクトロニクス(株)先端プロセス事業部
-
菊池 克
日本電気株式会社デバイスプラットフォーム研究所
-
山道 新太郎
日本電気株式会社デバイスプラットフォーム研究所
-
川野 達也
Necエレクトロニクス
-
石井 康博
日本電気株式会社
関連論文
- C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
- 次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術 (シリコン材料・デバイス)
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- C-12-12 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロ(II)
- シグナルインテグリティ評価用100-Gsa/sサンプリングオシロスコープマクロの設計と評価
- C-12-6 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロの設計と評価
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 多ピン・薄型LSI内蔵パッケージの電気特性評価 (先端電子デバイスパッケージと高密度実装における評価・解析技術論文特集)
- 三次元LSIチップ間配線技術
- 貫通ビアを用いた積層DRAM向け高密度パッケージ開発(高密度SiP・3次元実装技術,高性能電子機器を支える次世代高密度実装技術と実装材料技術論文)
- C-12-4 高密度貫通電極スペーサーを用いたワイドバスCoC(C-12.集積回路A(設計・テスト・実装技術),エレクトロニクス2)
- 固体電解質を用いた3端子型ナノメートル金属スイッチ
- 固体電解質ナノスイッチ
- 3端子固体電解質ナノスイッチ(新型不揮発性メモリ)
- 固体電解質を用いたナノスイッチ(新メモリ技術,メモリ応用技術,一般)
- C-12-28 高Q値オンチップインダクタ設計のための検討
- LSI回路の再構成を可能とするナノブリッジ (ナノテクノロジー特集) -- (エレクトロニクス・フォトニクス)
- 広帯域・大容量メモリ搭載SMAFTIパッケージ技術 (電子デバイス特集) -- (先端製品を支える共通技術・基盤技術)
- 高密度チップ間接続構造パッケージの開発
- 多ピン・薄型LSI内蔵パッケージの電気特性評価(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- O.13μmCMOSプロセスによる無帰還ループ ポストイコライザを有する5Gb/sトランシーバの開発(アナログ・デジアナ・センサ, 通信用LSI)
- 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 1GHz無制限位相調整が可能なディジタルDLL
- LSIにおけるシグナルインテグリティ問題と対策 : LSI性能の継続的な進化のために
- 次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術(配線・実装技術と関連材料技術)
- 電源/グランド特性に優れるコアレス基板を用いたPackage-on-Package構造 : MLTSの電気特性と新規PoP構造(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 電源/グランド特性に優れるコアレス基板を用いたPackage-on-Package構造 : MLTSの電気特性と新規PoP構造(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 銅ポストを有する薄型コアレス配線基板を用いたPOP用パッケージ (MEMS 2006 第16回マイクロエレクトロニクスシンポジウム論文集)
- C-12-6 誘導結合チップ間リンクの通信距離拡張技術(C-12.集積回路,一般セッション)
- 高機能FFによる微小遅延故障検出技術の小面積化手法(インダストリアルセッション,設計/テスト/検証)
- C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
- ULSI微細Cuダマシン配線の応力誘起ボイドに関する3-D弾塑性有限要素解析
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-34 LCDドライバ向け2.0Gb/sクロック・エンベッド伝送技術の開発(C-12.集積回路,一般セッション)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- タイミングマージンテスト機能を有する1GHz-2GHz4相クロック発生器(アナログ・デジアナ・センサ,通信用LSI)
- タイミングマージンテスト機能を有する1GHz-2GHz 4相クロック発生器 (情報センシング)
- ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集))
- 超薄型高密度基板を用いた高性能FCBGA(SiP要素技術と先端LSIパッケージ)(最近の半導体パッケージと高速伝送・高周波実装技術論文特集)
- 超高密度薄型基板を用いた高性能FCBGA
- 超高密度薄型基板を用いた高性能FCBGA
- 次世代高密度パッケージ"SMAFTI"(パッケージ基板技術の最新動向,半導体パッケージ技術の最新動向)
- 10Gb/s/ch 50mW 120×130μm^2クロックリカバリ回路(VSLI一般(ISSCC'03関連特集))
- 3-2 デシミクロンCMOSシステムLSIの低消費電力技術とチップアーキテクチャ (3. 基盤技術)
- DSOL 技術による新規高密度 : 微細ビルドアップ基板の開発
- 高密度微細ビルドアップ基板
- LSIパッケージ用らせん配線型応力緩和構造 (MEMS 2006 第16回マイクロエレクトロニクスシンポジウム論文集)
- 三次元LSIチップ間配線技術
- フレキシブルフィルム上薄膜キャパシタの材料設計(材料設計,システム実装を支える設計・シミュレーション技術)
- 多ピン・薄型LSI内蔵パッケージの電気特性評価
- 次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術
- 三次元IC間に挿入された配線体の高周波伝送特性