次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術 (シリコン材料・デバイス)
スポンサーリンク
概要
- 論文の詳細を見る
- 2010-02-05
著者
-
副島 康志
NECエレクトロニクス
-
川野 連也
Necエレクトロニクス(株)先端プロセス事業部
-
山道 新太郎
日本電気(株)
-
森 健太郎
日本電気(株)デバイスプラットフォーム研究所
-
菊池 克
日本電気(株)デバイスプラットフォーム研究所
-
村井 秀哉
日本電気(株)デバイスプラットフォーム研究所
-
大島 大輔
日本電気(株)システム実装研究所
-
中島 嘉樹
日本電気(株)デバイスプラットフォーム研究所
-
村上 朝夫
日本電気(株)デバイスプラットフォーム研究所
関連論文
- 次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術 (シリコン材料・デバイス)
- 三次元LSIチップ間配線技術
- 貫通ビアを用いた積層DRAM向け高密度パッケージ開発(高密度SiP・3次元実装技術,高性能電子機器を支える次世代高密度実装技術と実装材料技術論文)
- C-12-4 高密度貫通電極スペーサーを用いたワイドバスCoC(C-12.集積回路A(設計・テスト・実装技術),エレクトロニクス2)
- 広帯域・大容量メモリ搭載SMAFTIパッケージ技術 (電子デバイス特集) -- (先端製品を支える共通技術・基盤技術)
- 高密度チップ間接続構造パッケージの開発
- 多ピン・薄型LSI内蔵パッケージの電気特性評価(先端電子デバイスパッケージと高密度実装における評価・解析技術論文)
- ギガビットDRAM用のECRプラズマCVD-(Ba, Sr)TiO_3容量膜
- 次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術(配線・実装技術と関連材料技術)
- 電源/グランド特性に優れるコアレス基板を用いたPackage-on-Package構造 : MLTSの電気特性と新規PoP構造(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 電源/グランド特性に優れるコアレス基板を用いたPackage-on-Package構造 : MLTSの電気特性と新規PoP構造(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- ULSI微細Cuダマシン配線の応力誘起ボイドに関する3-D弾塑性有限要素解析
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 次世代高密度パッケージ"SMAFTI"(パッケージ基板技術の最新動向,半導体パッケージ技術の最新動向)
- 4F123 リバースモード液晶 : 高分子複合膜
- 4F122 エポキシ樹脂を用いた液晶 : 高分子複合膜の電気光学特性
- LSIパッケージ用らせん配線型応力緩和構造 (MEMS 2006 第16回マイクロエレクトロニクスシンポジウム論文集)
- 三次元LSIチップ間配線技術
- 次世代LSIパッケージ用チップ及びパッケージレベルのシームレスインターコネクト技術
- 三次元IC間に挿入された配線体の高周波伝送特性