C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
スポンサーリンク
概要
- 論文の詳細を見る
- 2009-03-04
著者
-
水野 正之
日本電気株式会社デバイスプラットフォーム研究所
-
水野 正之
日本電気株式会社
-
岡本 匠
日本電気株式会社システムipコア研究所
-
井口 憲幸
日本電気株式会社ナノエレクトロニクス研究所
-
阪本 利司
日本電気株式会社デバイスプラットフォーム研究所
-
斎藤 英彰
日本電気株式会社デバイスプラットフォーム研究所
-
中島 将行
日本電気株式会社システムIPコア研究所
-
山田 裕介
日本電気株式会社デバイスプラットフォーム研究所
-
大内 明
日本電気株式会社デバイスプラットフォーム研究所
-
山口 晃一
日本電気株式会社デバイスプラットフォーム研究所
-
山口 晃一
日本電気株式会社
-
斎藤 英彰
日本電気株式会社
-
大内 明
日本電気株式会社システム実装研究所
-
井口 憲幸
超低電圧デバイス技術研究組合
関連論文
- C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
- 1GHz無制限位相調整が可能なディジタルDLL
- C-12-12 ディジタルDLLにおけるディレイライン制御方式の検討
- C-12-12 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロ(II)
- シグナルインテグリティ評価用100-Gsa/sサンプリングオシロスコープマクロの設計と評価
- C-12-6 シグナルインテグリティ評価用100-GSa/sサンプリングオシロスコープマクロの設計と評価
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- 固体電解質を用いた3端子型ナノメートル金属スイッチ
- 固体電解質ナノスイッチ
- 3端子固体電解質ナノスイッチ(新型不揮発性メモリ)
- 固体電解質を用いたナノスイッチ(新メモリ技術,メモリ応用技術,一般)
- ナノバイオチップによるDNA分離
- C-12-28 高Q値オンチップインダクタ設計のための検討
- LSI回路の再構成を可能とするナノブリッジ (ナノテクノロジー特集) -- (エレクトロニクス・フォトニクス)
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- O.13μmCMOSプロセスによる無帰還ループ ポストイコライザを有する5Gb/sトランシーバの開発(アナログ・デジアナ・センサ, 通信用LSI)
- 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 1GHz無制限位相調整が可能なディジタルDLL
- LSIにおけるシグナルインテグリティ問題と対策 : LSI性能の継続的な進化のために
- C-2-43 樹脂基板を適用した76GHz帯増幅器フリップチップモジュール(C-2.マイクロ波A(マイクロ波・ミリ波能動デバイス),一般セッション)
- C-12-6 誘導結合チップ間リンクの通信距離拡張技術(C-12.集積回路,一般セッション)
- オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
- 高機能FFによる微小遅延故障検出技術の小面積化手法(インダストリアルセッション,設計/テスト/検証)
- C-12-7 高信頼なLSIを実現するための微小遅延欠陥検出技術(C-12.集積回路,一般セッション)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- 感光性樹脂を用いた5μm厚めっきCuによる多層配線技術(チップ・パッケージ・ボードにおけるパワーインテグリティの設計評価,LSIシステムの実装・モジュール化・インタフェース技術、テスト技術、一般)
- C-12-34 LCDドライバ向け2.0Gb/sクロック・エンベッド伝送技術の開発(C-12.集積回路,一般セッション)
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- スーパーコンピュータSXにおける熱設計およびオンチップ温度観測(高性能プロセッサ・システムLSIの実装設計,デザインガイア2008-VLSI設計の新しい大地)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 高信頼なLSIを実現するための微小遅延欠陥検出技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- タイミングマージンテスト機能を有する1GHz-2GHz4相クロック発生器(アナログ・デジアナ・センサ,通信用LSI)
- タイミングマージンテスト機能を有する1GHz-2GHz 4相クロック発生器 (情報センシング)
- ジッタオーバサンプリング技術を用いた1ps分解能ジッタ測定マクロの開発(VLSI一般(ISSCC2006特集))
- C-12-35 CDR協調型デュオバイナリDecision Feedback Equalizer(C-12.集積回路,一般セッション)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
- C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
- 10Gb/s/ch 50mW 120×130μm^2クロックリカバリ回路(VSLI一般(ISSCC'03関連特集))
- 3-2 デシミクロンCMOSシステムLSIの低消費電力技術とチップアーキテクチャ (3. 基盤技術)
- BIO R&D バイオチップに用いる人工ナノ構造分離材の開発
- ナノバイオチップによるDNA分離 (特集1 バイオとガラス)
- SA-1-3 階層分割による System On a Chip 向けチップレベル電力見積もりの一手法
- A-1-33 RTLシミュレーションを利用した階層設計向けゲートレベル電力見積もり手法
- 3D積層フレキシブルメモリ
- 3D積層フレキシブルメモリ
- 3D積層フレキシブルメモリ
- 海底設置通信機器用水密端子のポリエチレンモールドに関する検討
- A-3-7 チップ上の任意部分回路に対するタイミング例外パス制約生成の一手法(A-3.VLSI設計技術,一般セッション)
- A-3-9 論理階層構造を利用した回路分割手法
- C-2-68 樹脂多層基板を用いたミリ波モジュール用の導波管-CPW変換構造(C-2.マイクロ波B(マイクロ波・ミリ波受動デバイス),一般セッション)
- 相補型原子スイッチを用いた不揮発プログラマブルセルとその回路マッピング実証(IEDM特集(先端CMOSテバイス・プロセス技術))
- 原子移動型スイッチを使ったスマート配線技術と低電力再構成回路への応用(配線・実装技術と関連材料技術)
- 相補型原子スイッチを用いたプログラマブルロジックでのRTL記述からの回路マッピング(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)