0.13μm CMOS 5Gbps×20chトランシーバLSI
スポンサーリンク
概要
- 論文の詳細を見る
0.13μmCMOSを用い、5Gbps動作20チャンネル出力の高速多並列シリアル通信インタフエースLSIを開発した。本LSIでは、伝送媒体の高周波損失により減衰した5Gbps信号を確実に受信するための高速サンプリング・レシーバ回路、全CM0S型の高速低電力クロック&データリカバリ回路、多並列化によるチャネル間スキューを補償しフレキシブルに同期構成を選択可能なチャネル間同期回路などの回路技術を開発することにより、バックプレーンやケーブルを介したチップ間・筺体間での伝送に対応し最大100Gbpsのデータ伝送が可能である。試作の結果、AWG28ケーブル5m伝送後も5Gbpsの良好なアイ開口を確認することができた。
- 社団法人電子情報通信学会の論文
- 2002-05-17
著者
-
栗栖 正和
NECシステムULSI開発本部
-
深石 宗生
NECシステムIPコア研究所
-
田中 憲一
日本電気株式会社
-
山口 晃一
日本電気株式会社デバイスプラットフォーム研究所
-
早田 征明
日本電気株式会社C&Cメディア研究所
-
栗栖 正和
日本電気株式会社
-
深石 宗生
日本電気株式会社
-
深石 宗生
日本電気株式会社シリコンシステム研究所
-
吉田 信秀
日本電気株式会社
-
竹内 正浩
日本電気株式会社
-
森下 泰之
日本電気株式会社
-
金子 伴行
日本電気株式会社
-
佐伯 貴範
日本電気株式会社
-
内田 浩亨
日本電気株式会社
-
阪本 雄彦
日本電気株式会社
-
中村 聡
日本電気株式会社
-
森田 将人
日本電気株式会社
-
佐伯 貴紀
日本電気株式会社
-
山口 晃一
日本電気株式会社
-
早田 征明
日本電気株式会社
関連論文
- 招待講演 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL (情報センシング)
- C-12-1 大規模システムLSI向け積層フレックスメモリ(C-12.集積回路,一般セッション)
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 2.4Gb/s CMOSワンチップ光通信受信IC
- 超高速シリコシLSIの課題と展望
- 3Gb/s CMOS 8:1マルチプレクサ
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 低消費電力LSI用PM-HJFETの試作検討
- C-12-8 0.13μmCMOS5Gbps×20chトランシーバLSI(1)TX
- 2.4mW/16GHz GaAs疑似差動フリップフロップQD-FF
- 超低消費電力 2.4Gbps 8 : 1 MUX/ 1 : 8 DEMUX
- 超低消費電力2.4Gb/s 8:1 MUX/1:8 DEMUX
- 基板電位印加によるGaAsDCFL回路の温度変動補償
- 超低電圧駆動0.2μm高アスペクト比Y型ゲート構造IS^3-HJFET IC
- 超低電圧駆動高速フリップフロップTD-FF
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- 4.25Gb/s CMOS ファイバチャネルトランシーバLSI
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- O.13μmCMOSプロセスによる無帰還ループ ポストイコライザを有する5Gb/sトランシーバの開発(アナログ・デジアナ・センサ, 通信用LSI)
- 0.13μmCMOSプロセスによる無帰還ループポストイコライザを有する5Gb/sトランシーバの開発
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- ED2000-114 / SDM2000-96 / ICD2000-50 伝送線路を用いたオンチップGHzクロック分配手法
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- C-12-11 0.13um CMOS 5Gbps×20ch トランシーバLSI : (4)チャネル間同期
- C-12-10 0.13um CMOS 5Gbps×20ch トランシーバLSI : (3)CDR
- C-12-9 0.13um CMOS 5Gbps×20ch トランシーバLSI(2)IO
- 移動体通信,通信 5Gbps 20chトランシーバマクロの開発 (半導体デバイス特集) -- (コミュニケーション関連デバイス)
- 20Gb/s光送信器用SiGe-HBTディジタルIC
- 20Gb/s光受信器用アナログSi-IC
- B-10-77 OIP(Optical-interconnection as IP of a CMOS Library)による3.125Gbit/s/port16×16光I/Oクロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
- 時間窓動作TDCを内蔵した2.1-2.8GHz低雑音デジタルPLL(アナログ,アナデジ混載,RF及びセンサインタフェース回路)
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- CMOS vs. 化合物・バイポーラ : Gb/s, GHz領域
- オーバーサンプル・エッジイコライズ技術による12Gb/sデュオ・バイナリ伝送(VLSI一般(ISSCC2005特集))
- C-12-34 LCDドライバ向け2.0Gb/sクロック・エンベッド伝送技術の開発(C-12.集積回路,一般セッション)
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- C-12-17 CMOS高速クロック&データリカバリ回路の開発
- C-12-13 相補位相ブレンド方式によるデューティ50%補償CMOSリピータ
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(2)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- C-12-35 CDR協調型デュオバイナリDecision Feedback Equalizer(C-12.集積回路,一般セッション)
- 0.35μm CMOS LSIを用いたバースト対応52Mb/s光送受信モジュール
- 3.3V 52Mbps CMOSバースト対応光受信用LSI
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- 表面実装型WG-PIN-PDを用いた2.4 Gb/s小型光受信モジュール
- 多分割アレイ構造を有する30ns 256Mb DRAM
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発 (「VLSI一般」)
- フィードバック制御不要で多相化可能な2.5GHz-4相クロック発生回路の開発
- C-12-11 フィードバック制御不要で多相化可能な2.5GHz 4相クロック発生回路の開発
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 位相比較機能を有する6Gbps動作のCMOS DEMUXモジュール
- 400MHz 64ビットBiCMOS ALU
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- 誘導結合型チップ間無線通信における低消費電力デイジーチェーン送信器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 誘導結合型チップ間無線通信における低消費電力デイジーチェーン送信器(VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 1Tb/s 3Wチップ間誘導結合クロックデータトランシーバ(VLSI一般(ISSCC2006特集))
- 2.5ns Clock Access 250MHz 256MSDRAM
- C-12-59 高速PLLにおける回路遅延による位相余裕の劣化とその影響
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- GHzプロセッサを支える高速回路技術
- GHzプロセッサを支える : 高速回路技術
- 3.3V低雑音CMOSプリアンプの検討
- 非帰還系クロックスキュー低減回路、同期ミラー遅延回路
- 非帰還系クロックスキュー低減回路, 同期ミラー遅延回路
- 256MビットシンクロナスDRAM (半導体デバイス特集) -- (コンピュ-ティング系システム用デバイス)
- C-12-12 10Gb/s SDH用RSOH挿入処理LSI
- 集積技術の将来を握るチップ間/チップ内通信技術(コデザイン)(VLSIの設計/検証/テスト及び一般)(デザインガイア2004-VLSI設計の新しい大地を考える研究会-)
- 3.3V 52Mb/s動作フィードフォワードLD駆動LSI
- B-10-49 2.4Gbps表面実装型光受信器の開発
- [特別招待論文]高速インターフェースの現状と今後の課題(回路技術(一般,超高速・低電力・高機能を目指した新アーキテクチャ))
- 高速インターフェースの現状と今後の課題
- C-12-69 ダイナミックレンジスケーラブル電力検出器を備えたコグニティブ無線用広帯域受信IC(C-12.集積回路,一般セッション)
- C-12-27 0.3-3GHz CMOSリコンフィギュラブルデジタル送信機(ADC・DAC,C-12. 集積回路,一般セッション)