SRAM用ビット線振幅最適化回路(ASC回路)
スポンサーリンク
概要
- 論文の詳細を見る
SRAMのアクセス時間のうち、ビット線での遅延時間のしめる割合は小さくない。ビット線での遅延時間は、ビット線に付く負荷容量と負荷MOSのON抵抗からなるCRの時定義で決まる。そのため、アクセス時間を短縮させるには負荷MOSのON抵抗を低減することが効果的である。一方、ビット線振幅は、ビット線負荷MOSのON抵抗とセル電流の積で決まるため、MOSトランジスタの特性がばらつくとビット線振幅も変動する。ここで、センスアンプで読み出し可能な最小ビット線振幅を常に保証するため、プロセスワースト条件においても読み出し可能なビット線振幅を与えるよう設計しなければならず、ティビカルでの負荷MOSのON抵抗を、理想的な値にまで小さくできなかった。そこで今回、プロセス変動、温度変化に対しても理想的な最小ビット線振幅を与え、常に最速のアクセス時間が得られるように負荷MOSのON抵抗を調整する、ビット線振幅最適化回路:ASC(Automatic Bit Line Voltage Swing controller)を開発した。
- 社団法人電子情報通信学会の論文
- 1995-03-27
著者
-
豊島 秀雄
NEC
-
岡村 均
Nec
-
小栗 隆
Necマイクロエレクトロニクス研究所
-
木下 靖
NEC
-
山崎 亨
Nec 先端デバイス開発本部
-
吉田 宏
Nec Ulsiデバイス開発研究所
-
武田 晃一
NECシステムデバイス研究所
-
今井 清隆
日本電気(株)ulsiデバイス開発研究所
-
中村 聡
日本電気株式会社
-
吉田 宏
Nec 先端デバイス開発本部
-
高田 正日出
NECマイクロエレクトロニクス研究所システムULSI研究部
-
高田 正日出
Nec
-
武田 晃一
NEC マイクロエレクトロニクス研究所
-
武田 晃一
Necエレクトロニクスlsi基礎開発研究所
-
岡村 均
NECマイクロエレクトロニクス研究所
-
豊島 秀雄
NECマイクロエレクトロニクス研究所
-
武田 晃一
NECマイクロエレクトロニクス研究所
-
中村 聡
NECマイクロエレクトロニクス研究所
-
今井 清隆
ULSIデバイス開発研究所
-
木下 靖
ULSIデバイス開発研究所
-
山崎 亨
ULSIデバイス開発研究所
-
小栗 隆司
NECマイクロエレクトロニクス研究所
-
吉田 宏
ULSIデバイス開発研究所
-
小栗 隆司
Nec マイクロエレクトロニクス研
関連論文
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- NV-SRAM:強誘電体容量を用いた不揮発性SRAM
- NV-SRAM : 強誘電体容量を用いた不揮発性SRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- O.4μm BiCMOSプロセスを用いた高速、低電力比較器
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 0.13μm CMOS 5Gbps×20chトランシーバLSI
- 20Gb/s光送信器用SiGe-HBTディジタルIC
- 20Gb/s光受信器用アナログSi-IC
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- 次世代SRAMのために再定義した書き込みマージン(新メモリ技術とシステムLSI)
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術
- サブ100nm世代におけるGHz動作SRAMマクロのためのセンス方式(新メモリ,メモリ応用技術,一般)
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 疑似電源線クランプ方式を用いた低Vt CMOS回路向けパワーダウン構成
- 64Mb高速DRAMマクロの開発
- C-12-75 高速64Mb DRAMマクロの開発(3) : アレイ部の高速化技術
- C-12-74 高速64Mb DRAMマクロの開発(2) : 制御回路部の高速化
- C-12-73 高速64MbDRAMマクロの開発(1) : チップ構成及び性能ついて
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- テスト容易化設計技術の汎用VLSIへの適用 (VLSIのテスト容易化設計)
- 高性能VLSIプロセッサに適したRISCアーキテクチャ
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 14a-DL-11 超格子のDAFS
- 低電圧BiCMOS用チャージポンプ回路
- BiCMOSにおける基板クロストークの評価
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- SiGeBiCMOS技術における熱処理トレードオフおよびボロンスパイク効果低減の検討
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- プロセスの微細化に伴うデバイスばらつきの回路動作への影響
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- リング形状の外部ベースにコバルトシリサイドを適用した0.15μm/73GHzfmaxのRF対応BiCMOS技術
- マルチ・モード・パーソナル通信用低電圧広帯域BiCMOSトランシバー・チップ
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 400MHz 64ビットBiCMOS ALU
- 1.8-5.4GHz帯2V動作BiCMOSダウンコンバータ及びアップコンバータ
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- NMOS増幅器の高周波特性における短ゲート化の影響
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)