高性能VLSIプロセッサに適したRISCアーキテクチャ
スポンサーリンク
概要
- 論文の詳細を見る
- 一般社団法人情報処理学会の論文
- 1985-03-15
著者
関連論文
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- テスト容易化設計技術の汎用VLSIへの適用 (VLSIのテスト容易化設計)
- 高性能VLSIプロセッサに適したRISCアーキテクチャ
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 低電圧BiCMOS用チャージポンプ回路
- システムオンシリコン時代におけるシステム関連分野のロードマップ : アーキテクチャ、回路技術、設計技術の技術トレンド()
- [特別招待論文] : システムオンシリコン時代におけるシステム関連分野のロードマップ : アーキテクチャ、回路技術、設計技術の技術トレンド
- 5. 大容量データストレージ技術 5-3 大容量半導体メモリ: DRAM (大規模データ処理を支えるエレクトロニクス : マルチメディア世界の到来に向けて)
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 400MHz 64ビットBiCMOS ALU
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)