500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
スポンサーリンク
概要
- 論文の詳細を見る
本報告では, 超高速動作時のI/O部のノイズとパワーを削減する回路と, 試作LSIの評価結果について述べる。
- 社団法人電子情報通信学会の論文
- 1997-03-06
著者
-
清水 俊行
Nec
-
中村 和之
NECシリコンシステム研究所
-
武田 晃一
NEC
-
豊島 秀雄
NEC
-
野田 研二
NEC
-
岸本 光司
Nec
-
中村 和之
九州工業大学マイクロ化総合技術センター
-
大窪 宏明
NEC ULSIデバイス開発研究所
-
内田 哲弥
NEC ULSIデバイス開発研究所
-
井谷 俊郎
NEC ULSIデバイス開発研究所
-
渡嘉敷 健
NEC ULSIデバイス開発研究所
-
渡嘉敷 健
Nec
-
渡嘉敷 健
Nec Ulsiデバイス開発研究所微細加工技術開発部
-
井谷 俊郎
Selete
-
井谷 俊郎
日本電気ULSIデバイス開発研究所
-
武田 晃一
NECシステムデバイス研究所
-
中村 和之
NEC Corporation
-
大窪 宏明
Nec
-
武田 晃一
NEC マイクロエレクトロニクス研究所
-
井谷 俊郎
Nec
-
武田 晃一
Necエレクトロニクスlsi基礎開発研究所
-
内田 哲弥
Nec
関連論文
- プロセッサ間通信向けの2Gb/s×21CH低レイテンシ・トランシーバ回路の開発 (「VLSI一般」)
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- C-12-8 CMOS偶数段リング発振回路の最適設計条件の検討(C-12.集積回路,一般セッション)
- 強誘電体メモリ(FeRAM)の長期データ保持特性テスト法(システムLSIのための先進アーキテクチャ論文)
- C-12-54 メモリセル読み出し信号電圧に着目したFeRAM評価手法
- NV-SRAM:強誘電体容量を用いた不揮発性SRAM
- NV-SRAM : 強誘電体容量を用いた不揮発性SRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- RuO2ドライエッチングにおける塩素添加効果 : 導電性酸化膜から成るGbクラスDRAM容量電極の微細加工方法
- シリコン技術
- C-12-2 直接多項式フィッティングに基づくSRAMスタティックノイズマージンの評価(C-12.集積回路,一般セッション)
- C-12-3 ユニバーサルSRAM TEGによるSRAM動作マージンの評価(C-12.集積回路,一般セッション)
- KrF用化学増幅系レジストの現状と課題
- KrF 露光における段差上反射の検討
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- C-12-19 片チャネルラッチ構成の偶数段リング発振回路の検討(C-12.集積回路,一般セッション)
- 大規模不揮発メモリLSIのアナログビットマップ解析システム(MRAM,不揮発メモリ,メモリ,一般)
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 4.25Gb/s CMOSファイバチャネルトランシーバLSI
- C-12-12 SRAM SNM評価用ユニバーサルインバータTEGの設計と評価(C-12.集積回路,一般セッション)
- SDDTセルを用いた低電圧動作SRAMセル技術 (半導体デバイス特集) -- (基盤技術)
- C-12-40 複数個のラッチを有する偶数段リング発振回路の検討(発振器,C-12.集積回路,一般セッション)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- B-10-77 OIP(Optical-interconnection as IP of a CMOS Library)による3.125Gbit/s/port16×16光I/Oクロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
- C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- ▽(ナブラ)トレンチアイソレーション : 256M DRAM素子分離技術
- 次世代SRAMのために再定義した書き込みマージン(新メモリ技術とシステムLSI)
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術
- サブ100nm世代におけるGHz動作SRAMマクロのためのセンス方式(新メモリ,メモリ応用技術,一般)
- 第20回マイクロプロセス・ナノテクノロジー国際会議(MNC 2007)報告
- SC-12-7 2.125Gb/s BiCMOS ファイバチャネル送信LSI
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4 Gb/s光データリンク用BiCMOS PLL回路 : クロック逓倍回路、クロック抽出回路
- 29p-V-8 KrF露光における段差上反射の検討(3)
- 29p-V-4 化学増幅系レジストにおけるPEB温度最適化の検討(2)
- 29p-V-3 化学増幅系レジストのPAG構造依存性(2)
- 29p-V-2 化学増幅系ポジ型レジストの脱保護反応解析(3)
- C-12-60 CMOS偶数段リング発振回路の発振条件の検討(C-12.集積回路,一般セッション)
- 20Gb/s CMOS マルチチャンネル送信、受信LSI(1) : 全体構成
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 64Mb高速DRAMマクロの開発
- C-12-75 高速64Mb DRAMマクロの開発(3) : アレイ部の高速化技術
- C-12-74 高速64Mb DRAMマクロの開発(2) : 制御回路部の高速化
- C-12-73 高速64MbDRAMマクロの開発(1) : チップ構成及び性能ついて
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 低電圧BiCMOS用チャージポンプ回路
- AV-DSPDアーキテクチャを用いた4.25GHz BiCMOSクロックリカバリ回路
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- メモリ集積型プロセッサIMAP-LSI
- ファイル応用1GbDRAM
- プロセスの微細化に伴うデバイスばらつきの回路動作への影響
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 400MHz 64ビットBiCMOS ALU
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- 非同期ツリー型構造を用いた5Gb/s動作のCMOS1:8DEMUX 回路
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- 『新・電気システム工学 電気電子計測』, 廣瀬明(著), 数理工学社, 2003-10, A5判, 定価(本体2,300円+税)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- C-12-27 大規模不揮発メモリLSIのアナログビットマップ解析と画像処理の適用
- KrFエキシマレ-ザ露光技術 (半導体デバイス特集) -- (基盤技術)
- C-12-56 CMOS偶数段リング発振回路の設計マージンの測定(C-12.集積回路,一般セッション)
- C-12-51 電源遷移時間を考慮した偶数段リング発振回路発振領域の検討(C-12.集積回路,一般セッション)
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)