大規模不揮発メモリLSIのアナログビットマップ解析システム(MRAM,不揮発メモリ,メモリ,一般)
スポンサーリンク
概要
- 論文の詳細を見る
大規模メモリにおいては、そのメモリセル部の2次元周期的な構成から、メモリセルの不良状況の分布を詳細に解析することによって、単に歩留まりの情報のみならず、ウエハ拡散工程における製作不良の問題や、回路・レイアウトに起因する設計不良を推測することが可能となる。特に、不揮発性メモリLSIにおいては、メモリセル内に保持している情報が、電圧や電流といったアナログ値で読み出されることから、従来のDRAM, SRAM等の不良ビットマップデータにおけるような良/不良の結果以上に、さらに詳細な情報を含んだ、データが得られる。本研究では、このメモリLSIの2次元アナログデータから、分布の局在性や周期性等を、画像処理技術を応用することにより解析することに取り組んだ。
- 2003-04-03
著者
-
小池 洋紀
NECエレクトロニクス株式会社第二開発事業本部第四システムLSI事業部
-
中村 和之
九州工業大学マイクロ化総合技術センター
-
小池 洋紀
福岡県産業科学技術振興財団
-
矢野 智美
九州工業大学マイクロ化総合技術センター
-
中村 和之
九州工業大学
関連論文
- C-12-8 CMOS偶数段リング発振回路の最適設計条件の検討(C-12.集積回路,一般セッション)
- 強誘電体メモリ(FeRAM)の長期データ保持特性テスト法(システムLSIのための先進アーキテクチャ論文)
- C-12-54 メモリセル読み出し信号電圧に着目したFeRAM評価手法
- プロセス ロジック混載強誘電体メモリ回路技術の開発 (半導体デバイス特集) -- (基盤技術)
- NV-SRAM:強誘電体容量を用いた不揮発性SRAM
- NV-SRAM : 強誘電体容量を用いた不揮発性SRAM
- C-12-37 スマートカードLSI混載用128KビットFeRAMマクロ
- C-12-36 NV-SRAM:強誘電体容量を用いた不揮発性SRAM
- スマートカードLSI混載用128KビットFeRAMマクロ
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 自己参照型読み出し方式1T/1C FeRAM
- スマートカードマイクロコントローラ向けFeRAMマクロセル
- FeRAMビット線読み出し電圧の強誘電体ヒステリシス形状依存
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- ビット線-プレート線間の容量結合を考慮した強誘電体メモリのビット線電圧Q-Vプロット
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- C-12-2 直接多項式フィッティングに基づくSRAMスタティックノイズマージンの評価(C-12.集積回路,一般セッション)
- C-12-3 ユニバーサルSRAM TEGによるSRAM動作マージンの評価(C-12.集積回路,一般セッション)
- C-12-19 片チャネルラッチ構成の偶数段リング発振回路の検討(C-12.集積回路,一般セッション)
- 大規模不揮発メモリLSIのアナログビットマップ解析システム(MRAM,不揮発メモリ,メモリ,一般)
- C-12-12 SRAM SNM評価用ユニバーサルインバータTEGの設計と評価(C-12.集積回路,一般セッション)
- C-12-40 複数個のラッチを有する偶数段リング発振回路の検討(発振器,C-12.集積回路,一般セッション)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- B-10-77 OIP(Optical-interconnection as IP of a CMOS Library)による3.125Gbit/s/port16×16光I/Oクロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- C-12-60 CMOS偶数段リング発振回路の発振条件の検討(C-12.集積回路,一般セッション)
- 自己参照型読み出し方式1T/1C FeRAM
- 自己参照型読み出し方式1T/1C FeRAM
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- 『新・電気システム工学 電気電子計測』, 廣瀬明(著), 数理工学社, 2003-10, A5判, 定価(本体2,300円+税)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- C-12-27 大規模不揮発メモリLSIのアナログビットマップ解析と画像処理の適用
- C-12-56 CMOS偶数段リング発振回路の設計マージンの測定(C-12.集積回路,一般セッション)
- C-12-51 電源遷移時間を考慮した偶数段リング発振回路発振領域の検討(C-12.集積回路,一般セッション)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正
- 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)