C-12-8 CMOS偶数段リング発振回路の最適設計条件の検討(C-12.集積回路,一般セッション)

スポンサーリンク

概要

• 論文の詳細を見る
• 2009-03-04

著者

• 中村 和之

  九州工業大学マイクロ化総合技術センター

• 小池 洋紀

  福岡県産業科学技術振興財団

• 小原 祐輔

  九州工業大学

• 浅野 将治

  九州工業大学

• 中村 和之

  九州工業大学

関連論文

• C-12-8 CMOS偶数段リング発振回路の最適設計条件の検討(C-12.集積回路,一般セッション)
• 強誘電体メモリ(FeRAM)の長期データ保持特性テスト法(システムLSIのための先進アーキテクチャ論文)
• C-12-54 メモリセル読み出し信号電圧に着目したFeRAM評価手法
• 500MHz動作4Mb CMOSキャッシュSRAM
• 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
• 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
• C-12-2 直接多項式フィッティングに基づくSRAMスタティックノイズマージンの評価(C-12.集積回路,一般セッション)
• C-12-3 ユニバーサルSRAM TEGによるSRAM動作マージンの評価(C-12.集積回路,一般セッション)
• C-12-19 片チャネルラッチ構成の偶数段リング発振回路の検討(C-12.集積回路,一般セッション)
• 大規模不揮発メモリLSIのアナログビットマップ解析システム(MRAM,不揮発メモリ,メモリ,一般)
• C-12-12 SRAM SNM評価用ユニバーサルインバータTEGの設計と評価(C-12.集積回路,一般セッション)
• C-12-40 複数個のラッチを有する偶数段リング発振回路の検討(発振器,C-12.集積回路,一般セッション)
• 500MHz動作4Mb CMOSキャッシュSRAM
• 500MHz動作4Mb CMOSキャッシュSRAM
• B-10-77 OIP(Optical-interconnection as IP of a CMOS Library)による3.125Gbit/s/port16×16光I/Oクロスポイントスイッチ
• OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
• OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
• C-12-60 CMOS偶数段リング発振回路の発振条件の検討(C-12.集積回路,一般セッション)
• ワード線リセットコライズによる大容量SRAMの高速化技術
• PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
• 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
• TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
• 『新・電気システム工学 電気電子計測』, 廣瀬明(著), 数理工学社, 2003-10, A5判, 定価(本体2,300円+税)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
• C-12-27 大規模不揮発メモリLSIのアナログビットマップ解析と画像処理の適用
• C-12-56 CMOS偶数段リング発振回路の設計マージンの測定(C-12.集積回路,一般セッション)
• C-12-51 電源遷移時間を考慮した偶数段リング発振回路発振領域の検討(C-12.集積回路,一般セッション)
• 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
• 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
• 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正
• 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正
• 32ビット細粒度パワーゲーティングを使った不揮発性混載用1Mb 4T2MTJ STT-RAM : 1.0ns/200psのWake-up/Power-off時間を達成(メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)

もっと見る 閉じる

スポンサーリンク