強誘電体メモリ(FeRAM)の長期データ保持特性テスト法(<特集>システムLSIのための先進アーキテクチャ論文)
スポンサーリンク
概要
- 論文の詳細を見る
強誘電体メモリ(FeRAM)を実用化する際の大きな課題の一つに,データ不揮発性の保証の問題がある.本論文では,我々が開発したデータ不揮発性保証(実質的には10年程度のデータ保持保証)を行うためのFeRAM評価手法について記述する.同手法は,メモリセルから読み出されるアナログ値電圧(ビット線読出し電圧)をベースとする.まず,FeRAM内の個々のメモリセルからのビット線読出し電圧を測定できる測定系について説明する.次に,10日〜1か月程度のデータ保持後に前記測定系を用いて得られたビット線読出し電圧値を使うと,1〜10年後の当該FeRAMデータ保持特性がよく予測できるという実験結果を示す.保証方法の有効性を示すデータ保持予測精度について,実測すべき最長の保持時間と予測先の保持時間との関係を明らかにした.最後に,その結果を用いたFeRAMの長時間データ保持特性テスト法について提案する.
- 社団法人電子情報通信学会の論文
- 2003-08-01
著者
-
山田 淳一
Necエレクトロニクス株式会社第二開発事業本部第四システムlsi事業部
-
小池 洋紀
NECエレクトロニクス株式会社第二開発事業本部第四システムLSI事業部
-
田辺 伸広
NECエレクトロニクス株式会社生産事業本部先端プロセス事業部
-
豊島 秀雄
NECエレクトロニクス株式会社生産事業本部先端プロセス事業部
-
中村 和之
九州工業大学マイクロ化総合技術センター
-
山田 純一
日本電気(株)
-
中村 和之
九州工業大学
関連論文
- C-12-8 CMOS偶数段リング発振回路の最適設計条件の検討(C-12.集積回路,一般セッション)
- 強誘電体メモリ(FeRAM)の長期データ保持特性テスト法(システムLSIのための先進アーキテクチャ論文)
- C-12-54 メモリセル読み出し信号電圧に着目したFeRAM評価手法
- プロセス ロジック混載強誘電体メモリ回路技術の開発 (半導体デバイス特集) -- (基盤技術)
- NV-SRAM:強誘電体容量を用いた不揮発性SRAM
- NV-SRAM : 強誘電体容量を用いた不揮発性SRAM
- C-12-37 スマートカードLSI混載用128KビットFeRAMマクロ
- C-12-36 NV-SRAM:強誘電体容量を用いた不揮発性SRAM
- スマートカードLSI混載用128KビットFeRAMマクロ
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- 自己参照型読み出し方式1T/1C FeRAM
- スマートカードマイクロコントローラ向けFeRAMマクロセル
- FeRAMビット線読み出し電圧の強誘電体ヒステリシス形状依存
- 高疲労耐性を有する96KbitCMVP・FeRAMを搭載したコンタクトレス型スマートカード用LSI
- ビット線-プレート線間の容量結合を考慮した強誘電体メモリのビット線電圧Q-Vプロット
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- ビット線上に容量を配置した強誘電体メモリセル構造(F-COB)
- 1T/2C FeRAMの疲労・インプリント特性
- C-12-2 直接多項式フィッティングに基づくSRAMスタティックノイズマージンの評価(C-12.集積回路,一般セッション)
- C-12-3 ユニバーサルSRAM TEGによるSRAM動作マージンの評価(C-12.集積回路,一般セッション)
- C-12-19 片チャネルラッチ構成の偶数段リング発振回路の検討(C-12.集積回路,一般セッション)
- 大規模不揮発メモリLSIのアナログビットマップ解析システム(MRAM,不揮発メモリ,メモリ,一般)
- C-12-12 SRAM SNM評価用ユニバーサルインバータTEGの設計と評価(C-12.集積回路,一般セッション)
- C-12-40 複数個のラッチを有する偶数段リング発振回路の検討(発振器,C-12.集積回路,一般セッション)
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- B-10-77 OIP(Optical-interconnection as IP of a CMOS Library)による3.125Gbit/s/port16×16光I/Oクロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s16×16クロスポイントスイッチ
- OIP(Optical-interconnection as an IP macro)による3.125Gb/s 16×16クロスポイントスイッチ
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- スマートカードマイクロコントローラに適した256Byte FeRAMマクロセル
- C-12-60 CMOS偶数段リング発振回路の発振条件の検討(C-12.集積回路,一般セッション)
- 自己参照型読み出し方式1T/1C FeRAM
- 自己参照型読み出し方式1T/1C FeRAM
- ワード線リセットコライズによる大容量SRAMの高速化技術
- PLLによるクロック比例タイミング発生回路を搭載した220MHzパイプライン動作の16Mb BiCMOS SRAM
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- TK-2-1 CMOS不揮発メモリとその設計法に関する研究開発及び事業化(TK-2. 北九州での知的クラスター創成事業(第1期)の概要と成果・課題と展望,大会委員会企画)
- 『新・電気システム工学 電気電子計測』, 廣瀬明(著), 数理工学社, 2003-10, A5判, 定価(本体2,300円+税)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- 順序回路型LUTカスケードによる多出力論理関数の実現(FPGAとその応用及び一般)
- C-12-27 大規模不揮発メモリLSIのアナログビットマップ解析と画像処理の適用
- C-12-56 CMOS偶数段リング発振回路の設計マージンの測定(C-12.集積回路,一般セッション)
- C-12-51 電源遷移時間を考慮した偶数段リング発振回路発振領域の検討(C-12.集積回路,一般セッション)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正(回路解析,デザインガイア2011-VLSI設計の新しい大地-)
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正
- 省面積抵抗ストリングDACと閉ループ・オフセット検出を用いたCMOSオペアンプのオフセット校正