次世代SRAMのために再定義した書き込みマージン(新メモリ技術とシステムLSI)
スポンサーリンク
概要
- 論文の詳細を見る
プロセス、電源電圧、温度変化の影響や、書込みマージン改善技術の効果を定量化できる書込みマージンを再定義した。再定義した書込みマージンに基づく書込みマージン観測回路を90nm CMOSを用いて試作した。この回路は、書込みマージン改善技術を実現するための電源回路に適用可能である。
- 社団法人電子情報通信学会の論文
- 2006-04-06
著者
-
野村 昌弘
Necエレクトロニクス(株)lsi基礎開発研究所
-
萩原 靖彦
日本電気株式会社デバイスプラットフォーム研究所
-
野村 昌弘
NECシステムデバイス研究所
-
武田 晃一
NECシステムデバイス研究所
-
萩原 靖彦
NECシステムデバイス研究所
-
池田 秀寿
NECエレクトロニクス(株)LSI基礎開発研究所
-
野村 昌弘
STARC
-
武田 晃一
NEC マイクロエレクトロニクス研究所
-
池田 秀寿
NECシステムデバイス研究所
-
小畑 弘之
NECエレクトロニクス
-
武田 晃一
Necエレクトロニクスlsi基礎開発研究所
-
野村 昌弘
日本電気株式会社デバイスプラットフォーム研究所
-
野村 昌弘
半導体理工学研究センター(starc)
-
池田 秀寿
中央大学
関連論文
- 16Mb無負荷型4トランジスタSRAMマクロの開発
- 無負荷型4トランジスタSRAMマクロの開発(2) : ビット線間カップリング容量の削減
- 無負荷型4トランジスタSRAMマクロの開発(1) : セル動作及びデータ安定保持回路
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (II) : I/O部の設計と評価結果
- 500MHzパイプラインバースト動作の4Mb CMOS SRAM (I) : チップアーキテクチャと内部SRAM部の設計
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- システムLSIに輝かしい未来はあるか?
- 3.ディジタル集積回路における素子ばらつきの影響と対策(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- C-12-36 微細CMOS大容量SRAMの高速化のための差動構成オフセットキャンセル型センスアンプ(DOCSA)(C-12.集積回路,一般セッション)
- C-12-62 各種CMOSゲート・チェーンの最低可動電圧(V_)のモンテカルロ法によるシミュレーション(C-12.集積回路,一般セッション)
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 500MHz動作4Mb CMOSキャッシュSRAM
- 500MHz動作4Mb CMOSキャッシュSRAM
- DVFSのための電圧ステップ幅制御およびリファレンス電圧制御を用いた高速電源電圧制御方式(学生・若手研究会)
- C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- チャージポンプ付きHigh-Beta BiCMOS(Hβ-BiCMOS)論理ゲート回路
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 消費エネルギー最小化のための最適電源電圧決定回路(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 消費エネルギー最小化のための最適電源電圧決定回路(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 次世代SRAMのために再定義した書き込みマージン(新メモリ技術とシステムLSI)
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術
- サブ100nm世代におけるGHz動作SRAMマクロのためのセンス方式(新メモリ,メモリ応用技術,一般)
- C-12-38 マルチメディアRISCプロセッサに搭載したRambus DRAMコントローラの命令プリフェッチ機能と性能評価
- PMOSアクセスメモリセルを使用した超高速低電力NTL-CMOS SRAMマクロ
- 超高速低電力NTL-CMOS SRAMマクロ
- 64Mb高速DRAMマクロの開発
- C-12-75 高速64Mb DRAMマクロの開発(3) : アレイ部の高速化技術
- C-12-74 高速64Mb DRAMマクロの開発(2) : 制御回路部の高速化
- C-12-73 高速64MbDRAMマクロの開発(1) : チップ構成及び性能ついて
- 「パズルコンセプト」 : CM0Sに比較して消費電力、集積度、コスト共に優れたLSIを提供するBiCMOS LSIのデザインコンセプト
- 低電圧BiCMOS用チャージポンプ回路
- SIMD演算器へのノルム計算命令組み込み手法の検討
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 4Mb無負荷型4トランジスタSRAMマクロのBIST方式(:「LSIシステムの実装・モジュール化, テスト技術, 一般)
- 多ポートレジスタファイルのブロック分割による実現
- プロセスの微細化に伴うデバイスばらつきの回路動作への影響
- 6ns 1.5V 4Mb BiCMOS SRAMの低電圧回路技術
- 400MHz 64ビットBiCMOS ALU
- SRAM用ビット線振幅最適化回路(ASC回路)
- P-channelアクセストランジスタSRAMセル(II)
- Rambus DRAMを主記憶に採用したマルチメディア指向RISCプロセッサ
- マルチメディアプロセッサのRambus DRAMコントローラ
- システムLSIに輝かしい未来はあるか?
- 組み込みマイコンシステム設計の現状と課題
- 組み込みマイコンシステム設計の現状と課題I
- C-12-33 最低可動電圧(V_)の低いフリップフロップ回路トポロジーの探索(C-12.集積回路,一般セッション)
- リファレンス回路を適用したCMOS温度-電圧変換回路
- MOSFETのドレイン電流温度依存性を利用したオンチップ温度センサ
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)
- C-12-17 CMOS論理ゲートの最低可動電圧(V_)の決定要因の分析(デジタル集積回路,C-12.集積回路,一般セッション)
- 低電圧動作可能なコンテンションレス・フリップフロップと2種の電源電圧による整数演算回路のエネルギー効率向上の実証(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低電圧動作可能なコンテンションレス・フリップフロップと2種の電源電圧による整数演算回路のエネルギー効率向上の実証(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 自動選択電荷注入を用いたCMOSロジック回路の最低可動電圧(V_)の低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 自動選択電荷注入を用いたCMOSロジック回路の最低可動電圧(V_)の低減(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エナジーハーベストを用いた無線センサノードに適用可能な0.5V極低電力回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- エナジーハーベストを用いた無線センサノードに適用可能な0.5V極低電力回路技術(低電圧/低消費電力技術,新デバイス・回路とその応用)
- 低電圧・極低電力CMOSロジック回路における回路特性のデバイスパラメータ依存性の評価(IEDM特集(先端CMOSデバイス・プロセス技術))
- Low-k/Cu配線層にシリンダキャパシタを内包したロジックIP準拠・混載DRAMデバイス(配線・実装技術と関連材料技術)
- 低電圧・極低電力CMOSロジック回路における回路特性のデバイスパラメータ依存性の評価
- 共振周波数と独立にクロック周波数を設定可能な間欠型共振クロック分配技術(アナログ,アナデジ混載,RF及びセンサインタフェース回路)