500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
スポンサーリンク
概要
- 論文の詳細を見る
500MHzクロックで内部動作するRISC型マイクロプロセッサを0.4μmCMOS3層アルミ配線プロセスで開発した.CMOSロジックで500MHzの動作周波数を実現するため,8段パイプラインアーキテクチャを採用し,2段パイプライン1KBキャッシュ回路,高速レジスタファイル回路,高速入力出力バッファ回路、電源配線構造,500MHzPLL回路,低スキュークロック分配方式等の超高速回路技術および低雑音設計技術を新たに開発した.8.84mm×7.90mmのチップに約20万トランジスタを搭載し,消費電力は3.3V,500MHz動作時で約6Wである.評価の結果,500MHzで動作することが確認された.
- 社団法人電子情報通信学会の論文
- 1994-04-21
著者
-
後藤 順一
日本電気株式会社
-
野村 昌弘
Necエレクトロニクス(株)lsi基礎開発研究所
-
後藤 順一
NEC
-
山品 正勝
NEC
-
山田 八郎
NEC
-
山田 八郎
NECマイクロエレクトロニクス研究所
-
井上 俊明
川崎市公害研究所
-
山品 正勝
Necシリコンシステム研究所 システムulsi研究部
-
山品 正勝
NEC Corporation
-
井倉 裕之
日本電気株式会社
-
鈴木 一正
NECシリコンシステム研究所
-
井倉 裕之
NEC
-
安彦 仁
日本電気ULSIデバイス開発研究所
-
安彦 仁
NEC Corporation
-
井上 俊明
NEC
-
泉川 正則
NEC
-
岡部 一弘
NEC
-
小野 篤樹
NEC
-
中山 貴司
NEC
-
塀内 秀樹
NEC
-
小関 陽一
NEC
-
矢野 陽一
NEC
-
矢野 陽一
NECエレクトロニクスインコーポレイテッド
-
井上 俊明
NECシリコンシステム研究所
-
野村 昌弘
STARC
-
鈴木 一正
Nec
-
小関 陽一
NECマイクロエレクトロニクス研究所システムULSI研究部
-
小野 篤樹
NEC Corporation
-
矢野 陽一
日本電気株式会社ulsiシステム開発研究所
-
野村 昌弘
Nec
関連論文
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおけるクロック制御方式
- 290MFLOPSベクトルパイプラインプロセッサ
- 浮動小数点乗算器の実時間速度テスト方式
- 125MHz,41.7MFLOPSベクトル浮動小数点除算器
- フラッシュ連想メモリ(Flash CAM)検索センスアンプの開発
- 1Mb 2Tr/bitフラッシュ連想メモリ(Flash CAM)
- 1Mbit 2Tr/bitフラッシュ内容アドレスメモリ : Flash CAM
- 2B0900 多地点同時測定による沿道の粒子分布の評価
- 1B1545 多地点同時大気汚染観測データの機差較正について
- テープろ紙を用いた川崎市におけるSPM高濃度時の無機粒子の二次生成に関する研究
- Priority Queue Based Task Manager for Single Chip Parallel DSP
- 携帯マルチメディア端末向け低電力並列DSP
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- C-12-34 動的再構成ロジックLSIの開発(2)
- C-12-33 動的再構成ロジックLSIの開発(1)
- ActiveLinkメモリシステムの3Dレンダリングへの応用
- クロック分配回路の電力消費に関する一考察
- 圧縮/伸張器混載DRAM
- 1チップMPEG-2 MP@MLビデオ符号化LSIにおける省面積, 低消費電力, 動きベクトル探索器
- 1チップMPEG-2 MP@MLビデオ符号化LSIの開発
- A-100 SIMD方式によるデータフロー制御の一検討(A-4. ディジタル信号処理,一般講演)
- 圧縮/伸張器混載DRAMの開発(3)
- 圧縮/伸張器混載DRAMの開発(2) : DARM部について
- 圧縮/伸張器混載DRAMの開発(1)
- 順序付きマルチスレッド実行モデルの提案とその評価
- オブジェクト指向によるアーキテクチャ評価シミュレータ設計手法の検討
- スレッドレベル並列処理アーキテクチャの一検討
- プリスケーリングを用いた高速除算手法
- 電子プローブマイクロアナライザーを用いるテープ濾紙上の浮遊粒子状物質の元素分析
- 3.ディジタル集積回路における素子ばらつきの影響と対策(CMOSデバイスの微細化に伴う特性ばらつきの増大とその対策)
- 故障の自己検出・自律的再構成が可能なプログラマブル論理回路
- 高性能マイクロプロセッサを実現するクロック分配技術
- 500MHz 32ワード x32ビット 3ポートレジスタファイル
- 500MHz 0.4μm CMOS 32ワード×32ビット3ポートレジスタファイル
- MOS電流モード(MCML)回路の消費電力特性の解析
- MOS電流モード回路を用いた適応型パイプライン技術(2)
- MOS電流モード回路を用いた適応型パイプライン技術(1)
- MOS電流モード回路を用いてデバイスばらつき、動作環境変化クロックスキューを補償するアダプティブパイプライン技術
- 30ビットパイプラインカウンタ回路
- 1.8GHz 1.6V MOS電流モード(MCML)フリップフロップ回路
- 500HMz,1.5%ジッタPLLクロック発生回路
- 500MHz32ビット0.4μm CMOS RISCマイクロプロセッサ
- 1B1500 マルチセンシング大気汚染モニタリングシステムの開発 (2)
- 1B0930 マルチセンシング大気汚染モニタリングシステムによる沿道大気測定
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- MUSCATにおける混在スレッド実行方式の検討
- ダイナミック協働型ドライブ技術を用いた双方向バスリピータの自動方向制御方式(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 正負対称丸め積和演算器
- DVFSのための電圧ステップ幅制御およびリファレンス電圧制御を用いた高速電源電圧制御方式(学生・若手研究会)
- C-12-13 先端CMOSプロセス向けSRAM開発におけるSRAMセル諸特性の効率的ばらつき評価手法(C-12.集積回路,一般セッション)
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- CMOS回路の低電圧化はどうすすめるべきか(VLSI回路,デバイス技術(高速,低電圧,低電力))
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 柔軟かつ高速な再構成を実現した動的再構成ロジックLSI
- 圧縮/伸張器混載DRAM
- 携帯マルチメディア端末向け低電力並列DSP
- キャッシュープロセッサカプッリング : 高速/高バンド幅オンチップデータキャッシュ設計法の一提案
- スレッドレベル並列処理プロセッサの検討
- 300MHz 16ビット 0.5μm BiCMOS DSP コアLSI
- 300MHz並列ベクトルパイプライン画像処理プロセッサ(マイクロ・プロセッサ,ニューラルネットワーク)
- 300MHz並列ベクトルパイプライン画像処理プロセッサ
- ビデオ信号処理プロセッサ用50〜350MHzロックレンジプログラマブル・クロック発生回路
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- ドミノ論理合成の提案
- 高クロックスキュー耐性ラッチ設計手法
- C-12-11 浮動小数点乗算器 : 多相クロツク方式の原理と検証
- 2.7ns0.25μm CMOS 54x54b乗算器
- 2.7ns0.25μmCMOS54x54b乗算器 : 設計・検証技術
- 2.7ns0.25μm CMOS 54x54b乗算器 : 設計・検証技術
- 浮動小数点乗算器(2) : 54b整数乗算器
- 浮動小数点乗算器(1) : 高速化アルゴリズム
- Dynamic Voltage & Frequency scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 消費エネルギー最小化のための最適電源電圧決定回路(電源制御,パワーゲーティング,VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- Dynamic Voltage & Frequency Scaling : ディープサブ100-nmを救えるか!(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 消費エネルギー最小化のための最適電源電圧決定回路(電源制御,パワーゲーティング, VLSI回路,デバイス技術(高速,低電圧,低消費電力))
- 次世代SRAMのために再定義した書き込みマージン(新メモリ技術とシステムLSI)
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 動作時および待機時における電源電圧およびしきい電圧の制御による消費電力最小化のためのモニタリング方式(VLSI回路, デバイス技術(高速・低電圧・低消費電力))
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術(新メモリ技術, メモリ応用技術, 一般, ISSCC特集1 SRAM)
- 低電圧時の安定高速動作を実現するノイズマージンフリーSRAM技術
- サブ100nm世代におけるGHz動作SRAMマクロのためのセンス方式(新メモリ,メモリ応用技術,一般)
- C-12-38 マルチメディアRISCプロセッサに搭載したRambus DRAMコントローラの命令プリフェッチ機能と性能評価
- 1I1330 沿道高濃度大気汚染低減手法の検討 : 実市街地の 2 次元簡易模型を用いた風洞実験・その 3
- 1I1315 大気安定度が幹線沿道の流れと濃度の分布に及ぼす影響 : 実市街地の 2 次元簡易模型を用いた風洞実験・その 2
- 1I1300 中低層建物の多い市街地における幹線沿道の流れと濃度の分布 : 実市街地の 2 次元簡易模型を用いた風洞実験・その 1
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- 組込み向けマルチメディア処理プロセッサに適したスーパースカラ演算ユニットのアーキテクチャ
- SIMD演算器へのノルム計算命令組み込み手法の検討
- 機能メモリのアーキテクチャとその並列計算への応用 2. 集積回路技術からみた機能メモリの現状と展望
- 500MHzRISCプロセッサにおける高速化アーキテクチャの検討
- メモリ集積型プロセッサIMAP-LSI
- 1E1330 燃料転換によるディーゼル車排出ガス性状への影響に関する調査 2 : 燃料性状と酸化触媒による DEP 中有害成分の低減効果
- 1E1315 燃料転換によるディーゼル車の排出ガス性状への影響に関する調査 1 : クリーン軽油及び GTL 軽油による排出ガスの状況について
- 画像処理に適した汎用プロセッサ用演算器の一検討
- Rambus DRAMを主記憶に採用したマルチメディア指向RISCプロセッサ
- マルチメディアプロセッサのRambus DRAMコントローラ
- 1G1030 多変量解析を用いたVOCs挙動の研究
- 低振幅低雑音入出力バッファ回路
- 高駆動能力階層短絡クロックツリー方式
- 高密度SRAMの微細化を可能とする階層セルアーキテクチャと多段階ワード線制御方式(SRAM,メモリ(DRAM,SRAM,フラッシュ,新規メモリ)技術)